[發明專利]溝槽限定的外延生長器件層

有效

• 申請號: 201380045269.5
• 申請日: 2013-06-20
• 公開（公告）號: CN104603920B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: R·皮拉里塞泰;S·H·宋;N·戈埃爾;J·T·卡瓦列羅斯;S·達斯古普塔;V·H·勒;W·拉赫馬迪;M·拉多薩夫列維奇;G·杜威;H·W·田;N·慕克吉;M·V·梅茨;R·S·周
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/20
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 王英,陳松濤

1.一種在襯底上形成異質外延器件層的方法，所述方法包括：

接收具有半導體種子表面的襯底；

在所述種子表面之上形成硬掩模鰭狀物；

形成與所述硬掩模鰭狀物相鄰的隔離區；

形成溝槽，其中，通過去除所述硬掩模鰭狀物而使所述種子表面位于所述溝槽的底部；以及

在所述溝槽內外延生長半導體器件層，所述器件層具有與所述半導體種子表面的晶格常數失配或CTE失配的至少其中之一。

2.根據權利要求1所述的方法，其中，形成所述硬掩模鰭狀物還包括：在所述種子表面之上沉積多晶硅層或氮化硅層；以及采用各向異性蝕刻來對所述多晶硅層或氮化硅層進行構圖。

3.根據權利要求2所述的方法，其中，形成所述硬掩模鰭狀物還包括直接在所述種子表面上沉積蝕刻停止層，以及在氧化物層之上沉積所述多晶硅層或所述氮化硅層。

4.根據權利要求1所述的方法，其中，形成所述隔離區還包括：

蝕刻所述襯底的與所述硬掩模鰭狀物相鄰的部分，從而使不受所述硬掩模鰭狀物保護的所述襯底部分相對于所述種子表面凹陷；以及

在凹陷的襯底表面之上沉積隔離電介質層。

5.根據權利要求1所述的方法，還包括：

使所述器件層的頂表面與所述隔離區平面化；以及

使所述隔離區相對于所述器件層的頂表面凹陷，以形成包括所述外延器件層的非平面半導體基體，其中，所述隔離區與所述非平面半導體基體相鄰。

6.根據權利要求5所述的方法，還包括：

在所述器件層的至少兩個相對側之上形成柵極電介質和柵極電極，以控制耦合至所述器件層的源極區和漏極區之間的載流子傳導。

7.根據權利要求6所述的方法，其中，所述器件層包括Ge或III-V族二元、三元或四元半導體合金，并且其中，形成所述柵極電介質和所述柵極電極還包括：蝕刻設置在所述種子表面與所述器件層之間的犧牲半導體層，以暴露出所述器件層的底表面；以及在所述底表面之上回填所述柵極電介質和所述柵極電極。

8.一種設置在硅襯底(205)之上的非平面場效應晶體管(FET)，所述非平面場效應晶體管包括：

第一源極區和第一漏極區，其中，若干非硅半導體溝道(280A、280B)被設置在所述第一源極區與所述第一漏極區之間并且位于第一平面半導體種子表面(225)之上，所述第一平面半導體種子表面(225)具有除了構成所述若干非硅半導體溝道的成分以外的成分，所述第一平面半導體種子表面(225)是被隔離電介質包圍的半導體平臺的頂表面；

設置在所述若干非硅半導體溝道之上的第一柵極電介質層和第一柵極電極層。

9.根據權利要求8所述的非平面場效應晶體管，其中，所述若干非硅半導體溝道(280A、280B)是Ge或III-V族二元、三元或四元化合物半導體合金，并且其中，使所述若干非硅半導體溝道的中央與所述第一平面半導體種子表面(225)的中央對準。

10.根據權利要求9所述的非平面場效應晶體管，其中，所述隔離電介質的底表面與凹陷到所述第一平面半導體種子表面(225)下方的半導體表面接觸。

11.根據權利要求10所述的非平面場效應晶體管，其中，使所述第一平面半導體種子表面(225)凹陷到所述隔離電介質的頂表面下方。

12.一種設置在硅襯底之上的CMOS器件，所述CMOS器件包括：

根據權利要求9到11中的一項所述的非平面場效應晶體管，其中所述非平面場效應晶體管是PMOS器件(301)，并且其中所述PMOS器件(301)的若干非硅半導體溝道(280A、280B)是Ge半導體溝道；以及

NMOS器件(302)，所述NMOS器件具有：

第二源極區和第二漏極區，其中，III-V族半導體溝道被設置在所述第二源極區與所述第二漏極區之間并且被設置在第二平面半導體種子表面之上，所述第二平面半導體種子表面具有除了構成所述III-V族半導體溝道的成分以外的成分，所述第二平面半導體種子表面是被所述隔離電介質包圍的第二半導體平臺的頂表面；以及

設置在所述III-V族半導體溝道之上的第二柵極電介質層和第二柵極電極層。

13.根據權利要求12所述的CMOS器件，其中，使所述Ge半導體溝道的中央與所述第一平面半導體種子表面的中央對準，并且其中，使所述III-V族半導體溝道的中央與所述第二平面半導體種子表面的中央對準。