[發明專利]存儲器陣列平面選擇

有效

• 申請號: 201380044661.8
• 申請日: 2013-08-29
• 公開（公告）號: CN104584133B
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 鐘沅·李;詹保羅·斯帕迪尼
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C8/10
• 分類號: G11C8/10
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 路勇

技術領域

本發明大體上涉及半導體裝置及方法，且更特定來說涉及用于存儲器陣列平面選擇的設備及方法。

背景技術

存儲器裝置通常提供作為計算機或其它電子裝置中的內部、半導體、集成電路。存在許多不同類型的存儲器，尤其包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)、電阻可變存儲器及快閃存儲器。電阻可變存儲器的類型尤其包含相變存儲器、可編程導體存儲器及電阻性隨機存取存儲器(RRAM)。

利用存儲器裝置作為用于需要高存儲器密度、高可靠性及無需電力的數據保留的廣泛電子應用范圍的非易失性存儲器。非易失性存儲器可用于(例如)個人計算機、便攜式記憶棒、固態驅動器(SSD)、數碼相機、蜂窩式電話、便攜式音樂播放器(例如MP3播放器)、電影播放器及其它電子裝置中。

各種存儲器裝置可包含存儲器陣列。所述存儲器陣列可包含多個存儲器單元。所述多個存儲器單元可布置于一或多個平面中，每一平面具有組織于交叉點架構中的存儲器單元。在此類架構中，存儲器單元可布置于行及列的矩陣中。存儲器單元可定位于導電線的交點處。存儲器裝置可包含多個垂直堆疊平面。即，所述平面可在彼此不同的高度處形成。

與所述存儲器陣列相關聯的解碼邏輯(例如，一或多個解碼器)可具有在存儲器陣列下方形成于襯底材料中的元件(例如晶體管)。然而，隨著存儲器單元的密度在給定區域中歸因于存儲器單元及/或堆疊在彼此頂部上的存儲器單元的平面的大小降低而增加，解碼邏輯的占據面積可超過存儲器陣列的占據面積。

發明內容

附圖說明

圖1說明根據本發明的許多實施例的存儲器陣列的一部分的透視圖。

圖2A為根據本發明的許多實施例所形成的具有呈平面隔離的“共用基極”配置的三端子平面選擇裝置的存儲器陣列的一部分的示意表示。

圖2B為根據本發明的許多實施例所形成的具有呈平面隔離的“共用集電極”配置的三端子平面選擇裝置的存儲器陣列的一部分的示意表示。

圖3說明根據本發明的許多實施例所形成的具有平面隔離的“共用基極”配置的存儲器陣列的一部分的透視圖。

具體實施方式

本發明提供存儲器陣列及形成所述存儲器陣列的方法。實例存儲器陣列可包含具有布置于矩陣中的多個存儲器單元及多個平面選擇裝置的至少一個平面。所述多個存儲器單元的群組以通信方式耦合到多個平面選擇裝置中的相應平面選擇裝置。具有元件的解碼邏輯形成于襯底材料中且以通信方式耦合到所述多個平面選擇裝置。所述多個存儲器單元及所述多個平面選擇裝置未形成于所述襯底材料中。

本發明的實施例可提供例如減少形成于襯底材料中的與存儲器陣列相關聯的元件(例如包括解碼電路的晶體管)的數量的益處。減少形成于襯底材料中的與存儲器陣列相關聯的元件的數量可減少解碼邏輯及定位于存儲器陣列下方的與所述存儲器陣列相關聯的其它電路的物理占據面積且因此增加存儲器單元密度。

根據本發明的各種實施例，用于選擇存儲器單元的個別平面的選擇裝置可形成于與存儲器裝置相同的平面上。在與存儲器裝置相同的平面上形成平面選擇裝置允許形成于襯底材料中且與存儲器陣列相關聯的多路復用電路。因為可選擇個別平面，所以存儲器陣列的每一平面不需要(例如)其自身的專用解碼電路。即，解碼電路不需要唯一地與存儲器陣列的每一平面相關聯且存儲器單元的多個平面可通過平面選擇裝置以通信方式并聯耦合到相同解碼電路。在與存儲器裝置相同的平面上形成平面選擇裝置通過不必形成于襯底材料中的平面選擇裝置而減少具有形成于所述襯底材料中的元件的與存儲器陣列相關聯的電路的占據面積。

在本發明的以下詳細描述中，參考形成所述詳細描述的一部分的附圖且在附圖中通過圖解說明展示可如何實踐本發明的一或多個實施例。詳細描述這些實施例以足以使所屬領域的一般技術人員能夠實踐本發明的實施例，且應理解，可利用其它實施例且可在不脫離本發明的范圍的情況下做出工藝改變、電改變及/或結構改變。

本文中的圖遵循其中第一數字或若干數字對應于圖式數字且剩余數字識別圖式中的元件或組件的編號慣例。可通過使用類似數字識別不同圖之間的類似元件或組件。例如，102可參考圖1中的元件“02”且類似元件可參考為圖2中的202。而且，如本文中所使用，“許多”特定元件及/或特征可指代此類元件及/或特征中的一或多者。