[發明專利]與針對兩級存儲器系統的讀取和寫入窗口預算相關聯的技術

有效

• 申請號: 201380044585.0
• 申請日: 2013-06-25
• 公開（公告）號: CN104583978B
• 公開（公告）日: 2018-01-19
• 發明（設計）人: K.潘加爾;P.丹勒
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 謝攀,劉春元

1.一種用于讀取和寫入窗口預算的方法，包括：

建立針對包括第一級存儲器和第二級存儲器的兩級存儲器2LM系統的讀取和寫入窗口預算，讀取和寫入窗口預算包括第二級存儲器的第一組存儲器地址和第二組存儲器地址的組合，第一組存儲器地址與相比于針對與第二組存儲器地址相關聯的非易失性存儲器單元的單元閾值電壓分布而言具有更寬的單元閾值電壓分布的非易失性存儲器單元相關聯；

接收向2LM系統寫入數據的寫入請求；以及

基于讀取和寫入窗口預算而使數據被寫入到第二級存儲器。

2.根據權利要求1的方法，包括與第一組存儲器地址相關聯的非易失性存儲器單元經由不包括錯誤校正的前臺寫入過程的使用來存儲數據。

3.根據權利要求2的方法，包括與第二組存儲器地址相關聯的非易失性存儲器單元經由后臺寫入過程的使用來存儲至少一部分數據，所述后臺寫入過程包括：

實現針對經由前臺寫入過程的使用而寫入到與第二組存儲器地址相關聯的非易失性存儲器單元的至少一部分數據的錯誤校正碼（ECC）方案；

在ECC方案的實現之后使至少一部分數據被存儲在與第二級存儲器分離的寫入高速緩存中；以及

通過使用多脈沖驗證算法來使至少一部分數據被寫回到與第二組存儲器地址相關聯的非易失性存儲器單元，所述多脈沖驗證算法能夠相比于針對與第一組存儲器地址相關聯的非易失性存儲器單元的單元閾值電壓分布而收窄針對與第二組存儲器地址相關聯的存儲器單元的單元閾值電壓分布。

4.根據權利要求3的方法，包括：

接收寫入附加數據的后續寫入請求；以及

使附加數據基于讀取和寫入窗口預算而被寫入到第二級存儲器，使附加數據經由前臺寫入過程的使用而被寫入到與第三組存儲器地址相關聯的非易失性存儲器單元，以及使附加數據中的至少一些經由后臺寫入過程的使用而被寫入到與第四組存儲器地址相關聯的非易失性存儲器單元。

5.根據權利要求4的方法，包括第二組存儲器地址不同于第四組存儲器地址。

6.根據權利要求4的方法，包括第三組存儲器地址與第二組存儲器地址包括至少一個共同的存儲器地址，并且向與至少一個共同的存儲器地址相關聯的非易失性存儲器單元寫入附加數據包括：

確定用于寫入與之前接收到的寫入請求相關聯的數據到非易失性存儲器單元的后臺寫入過程的狀態； 以及

使附加數據基于后臺寫入過程的狀態而被寫入到第二級存儲器。

7.根據權利要求6的方法，包括后臺寫入過程的狀態指示后臺寫入過程的完成，并且使附加數據被寫入到第二級存儲器包括通過使用前臺寫入過程而向非易失性存儲器單元寫入附加數據。

8.根據權利要求6的方法，包括后臺寫入過程的狀態指示后臺寫入過程的部分完成，并且使附加數據被寫入到第二級存儲器包括：

使附加數據更新作為部分完成的后臺寫入過程的結果而被寫入到寫入高速緩存的、與之前接收到的寫入請求相關聯的數據；

調度經更新的數據以被寫入到第二級存儲器中的非易失性存儲器單元；以及

使用前臺寫入過程或后臺寫入過程以使經更新的數據被寫入到第二級存儲器中的非易失性存儲器單元。

9.根據權利要求3的方法，包括：

接收從包括在第二組存儲器地址中的存儲器地址讀取數據的讀取請求；

確定用于向與存儲器地址相關聯的非易失性存儲器單元寫入與接收到的寫入請求相關聯的數據的后臺寫入過程的狀態；以及

使數據基于后臺寫入過程的狀態而被讀取。

10.根據權利要求9的方法，包括后臺寫入過程的狀態指示后臺寫入過程的完成，并且使數據被讀取包括使數據從與存儲器地址相關聯的非易失性存儲器單元被讀取。

11.根據權利要求9的方法，包括后臺寫入過程的狀態指示后臺寫入過程的部分完成，并且使數據被讀取包括使數據從寫入高速緩存被讀取，所述寫入高速緩存被用來至少部分地完成針對存儲在與存儲器地址相關聯的非易失性存儲器單元處的數據的后臺寫入過程。