[發明專利]在整體隔離的或局部隔離的襯底上形成的應變柵極全包圍半導體器件

有效

• 申請號: 201380044198.7
• 申請日: 2013-06-11
• 公開（公告）號: CN104584223B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: A·卡佩拉尼;A·J·派特;T·加尼;H·戈麥斯;S·金
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/20
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;陳松濤

1.一種半導體器件，包括：

半導體襯底；

絕緣結構，所述絕緣結構被布置在所述半導體襯底之上，其中，所述絕緣結構包括與所述半導體襯底連續的一個或多個隔離基座；

三維溝道區，所述三維溝道區被布置在所述絕緣結構之上，其中所述絕緣結構的直接位于所述三維溝道區之下的部分具有非平坦的上表面；

源極區和漏極區，所述源極區和所述漏極區被布置在所述三維溝道區的兩側上并且在外延種子層上，所述外延種子層包括與所述三維溝道區不同的半導體材料且被布置在所述絕緣結構上；以及

圍繞所述三維溝道區的柵極電極疊置體，所述柵極電極疊置體具有布置在所述絕緣結構上并與所述外延種子層橫向相鄰的部分。

2.根據權利要求1所述的半導體器件，其中，所述三維溝道區實質上由硅組成，并且其中，所述外延種子層包含硅鍺。

3.根據權利要求2所述的半導體器件，其中，所述源極區和所述漏極區包含硅鍺，并且向所述三維溝道區提供單軸應力。

4.根據權利要求1所述的半導體器件，進一步包括：

絕緣的間隔體對，一個間隔體被布置在所述柵極電極疊置體與所述源極區之間，并且另一個間隔體被布置在所述柵極電極疊置體與所述漏極區之間，其中，所述外延種子層在所述間隔體對的每一個間隔體下方延伸。

5.根據權利要求1所述的半導體器件，進一步包括：

導電的觸點對，一個觸點被布置在所述源極區上并局部圍繞所述源極區，并且另一個觸點被布置在所述漏極區上并局部圍繞所述漏極區。

6.根據權利要求1所述的半導體器件，進一步包括：

一條或多條納米線，所述一條或多條納米線在所述三維溝道區之上被布置為豎直排列，其中，所述柵極電極疊置體圍繞所述一條或多條納米線中的每一條納米線的溝道區，并且其中，所述柵極電極疊置體包括高-k柵極電介質層和金屬柵極電極。

7.一種半導體器件，包括：

半導體襯底；

絕緣結構，所述絕緣結構被布置在所述半導體襯底之上，其中，所述絕緣結構包括與所述半導體襯底連續的一個或多個隔離基座；

三維溝道區，所述三維溝道區被布置在外延種子層上，所述外延種子層被布置在所述絕緣結構上，所述外延種子層包括與所述三維溝道區不同的半導體材料；

柵極電極疊置體，所述柵極電極疊置體局部圍繞所述三維溝道區；

源極區和漏極區，所述源極區和所述漏極區被布置在所述三維溝道區的兩側上并且被布置在所述絕緣結構之上，其中所述絕緣結構的直接位于所述源極區和所述漏極區之下的部分具有非平坦的上表面；以及

導電的觸點對，一個觸點被布置在所述源極區上并圍繞所述源極區，并且另一個觸點被布置在所述漏極區上并圍繞所述漏極區，其中，所述觸點對的每一個觸點的部分被布置在所述絕緣結構上并與所述外延種子層橫向相鄰。

8.根據權利要求7所述的半導體器件，其中，所述三維溝道區實質上由硅組成，并且其中，所述外延種子層包含硅鍺。

9.根據權利要求8所述的半導體器件，其中，所述源極區和所述漏極區包含硅鍺，并且向所述三維溝道區提供單軸應力。

10.根據權利要求7所述的半導體器件，進一步包括：

絕緣的間隔體對，一個間隔體被布置在所述柵極電極疊置體與所述源極區之間，并且另一個間隔體被布置在所述柵極電極疊置體與所述漏極區之間，其中，所述外延種子層在所述間隔體對的每一個間隔體下方延伸。

11.根據權利要求7所述的半導體器件，進一步包括：

一條或多條納米線，所述一條或多條納米線在所述三維溝道區之上被布置為豎直排列，其中，所述柵極電極疊置體圍繞所述一條或多條納米線中的每一條納米線的溝道區，并且其中，所述柵極電極疊置體包括高-k柵極電介質層和金屬柵極電極。