[發明專利]在整體隔離的或局部隔離的襯底上形成的應變柵極全包圍半導體器件

有效

• 申請號: 201380044198.7
• 申請日: 2013-06-11
• 公開（公告）號: CN104584223B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: A·卡佩拉尼;A·J·派特;T·加尼;H·戈麥斯;S·金
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/20
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;陳松濤

描述了在整體隔離的或局部隔離的襯底上形成的應變柵極全包圍半導體器件。例如，一種半導體器件包括半導體襯底。絕緣結構被布置在半導體襯底之上。三維溝道區被布置在絕緣結構之上。源極區和漏極區被布置在三維溝道區的任一側上和外延種子層上。外延種子層由與三維溝道區不同的半導體材料組成，且被布置在絕緣結構上。柵極電極疊置體圍繞三維溝道區，具有布置在絕緣結構上的部分并與外延種子層橫向相鄰。

技術領域

本發明的實施例涉及半導體器件領域，具體而言，涉及在整體隔離的或局部隔離的襯底上形成的應變柵極全包圍半導體器件。

背景技術

近幾十年來，集成電路中部件的規模縮小是日益增長的半導體工業背后的驅動力。向越來越小的部件的規模縮小實現了功能單元在半導體芯片的有限基板面上增大的密度。例如，收縮晶體管尺寸允許在芯片上包含增大數量的存儲器件，導致制造出具有增大容量的產品。但對于更大容量的驅策并非沒有問題。優化每一個器件的性能的必要性變得日益顯著。

在集成電路器件的制造中，諸如三柵晶體管的多柵晶體管隨著器件尺寸不斷縮小而變得更為普遍。在傳統工藝中，通常在體硅襯底或者絕緣體上硅結構襯底上制造三柵晶體管。在一些情況下，體硅襯底由于其成本較低，并且因為它們實現了不太復雜的三柵制造工藝而是優選的。在其他情況下，絕緣體上硅結構襯底由于三柵晶體管的改進的短溝道性能為而是優選的。

借助整體隔離或局部隔離而形成的絕緣體上硅結構襯底也可以用于制造柵極全包圍器件。已經嘗試了許多不同技術來制造這種三維隔離溝道器件。但在這種半導體器件的絕緣形成領域中仍需要顯著的改進。

另一方面，已經嘗試了許多不同技術來改進晶體管的遷移率。但在對于半導體器件的電子和/或空穴遷移率改進的領域中仍需要顯著的改進。

附圖說明

圖1A和1B示出了在制造半導體器件的方法中的不同操作的橫截面圖。

圖2A-2C示出了根據本發明的實施例的制造半導體器件的方法中的不同操作的橫截面視圖。

圖3A示出了根據本發明的實施例的基于納米線的半導體結構的三維橫截面圖。

圖3B示出了根據本發明的實施例的沿a-a’軸的圖3A的基于納米線的半導體結構的橫截面溝道圖。

圖3C示出了根據本發明的實施例的沿b-b’軸的圖3A的基于納米線的半導體結構的橫截面間隔體圖。

圖4A-4J示出了根據本發明的實施例的制造半導體器件的方法中的不同操作的橫截面圖。

圖5A-5J示出了根據本發明的實施例的制造半導體器件的另一個方法中的不同操作的橫截面圖。

圖6A-6G示出了根據本發明的實施例的制造半導體器件的另一個方法中的不同操作的橫截面圖。

圖7示出了根據本發明的實施例的一個實現方式的計算設備。

具體實施方式

將描述在整體的或局部的隔離襯底上所形成的應變柵極全包圍半導體器件。在以下說明中，闡述了多個特定細節，例如特定集成和材料狀況，以便提供對本發明的實施例的透徹理解。對于本領域技術人員來說，顯然，本發明的實施例的實踐可以無需這些特定細節。在其他實例中，沒有說明諸如集成電路設計布局的公知的特征，以免不必要地使得本發明的實施例模糊不清。而且，應當理解，附圖中所示的不同實施例是說明性表示，不一定按照比例繪制。