[發明專利]低噪聲低參考毛刺的倍頻延遲鎖定環

有效

• 申請號: 201380035469.2
• 申請日: 2013-06-20
• 公開（公告）號: CN104903963B
• 公開（公告）日: 2018-09-21
• 發明（設計）人: E·特洛弗茨
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;H03L7/099
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 蔡悅

1.一種延遲鎖定環DLL電路，包括：

相位檢測器，所述相位檢測器包括用于接收第一信號的第一輸入、用于接收第二信號的第二輸入、第一輸出、以及第二輸出，

其中所述相位檢測器：

將所述第一信號與所述第二信號作比較，以及

響應于將所述第一信號與所述第二信號作比較：

在所述第一輸出上生成第一控制信號，以及

在所述第二輸出上生成第二控制信號；

電荷泵，所述電荷泵耦合至所述相位檢測器以：

從所述相位檢測器接收所述第一控制信號和所述第二控制信號，

以及

響應于接收到所述第一控制信號和所述第二控制信號來生成電壓；以及

耦合至所述電荷泵的壓控振蕩器VCO，所述壓控振蕩器包括用于接收輸入振蕩信號的第一輸入和用于接收所述電壓的第二輸入，其中所述VCO生成輸出振蕩信號、所述第一信號和所述第二信號，其中所述VCO包括：

振蕩器電路，所述振蕩器電路響應于所述電壓來生成所述輸出振蕩信號；

同步邏輯，所述同步邏輯響應于同步信號來將所述輸出振蕩信號的相位與所述輸入振蕩信號的相位對準；以及

耦合至所述振蕩器電路和所述同步邏輯的控制電路，所述控制電路響應于檢測到所述輸出振蕩信號的預定數目個循環來斷言所述同步信號。

2.如權利要求1所述的DLL電路，其特征在于，進一步包括：

耦合至所述電荷泵的輸出的環路濾波器，其中所述電荷泵生成所述電壓包括：

所述電荷泵生成到所述電荷泵的所述輸出的電荷，并且

所述環路濾波器響應于從所述電荷泵接收所述電荷而生成所述電壓。

3.如權利要求1所述的DLL電路，其特征在于，所述VCO提供與所述輸出振蕩信號的周期對應的延遲周期。

4.如權利要求1所述的DLL電路，其特征在于，所述相位檢測器響應于由所述VCO生成的所述第一信號的相位和所述第二信號的相位之間的比較來選擇性地斷言所述第一控制信號和所述第二控制信號。

5.如權利要求1所述的DLL電路，其特征在于，所述輸出振蕩信號的頻率是所述輸入振蕩信號的頻率的整數倍。

6.如權利要求1所述的DLL電路，其特征在于，所述VCO的所述振蕩器電路包括：

鎖存器，所述鎖存器包括第一輸入、第二輸入、第一輸出以及第二輸出；

耦合在所述鎖存器的第一輸出和所述鎖存器的第一輸入之間的第一延遲元件；以及

耦合在所述鎖存器的第二輸出和所述鎖存器的第二輸入之間的第二延遲元件。

7.如權利要求6所述的DLL電路，其特征在于，所述第一延遲元件和所述第二延遲元件之一是能響應于所述電壓來編程的可編程延遲元件。

8.如權利要求7所述的DLL電路，其特征在于，所述可編程延遲元件包括：

可配置的充電電路，所述可配置的充電電路響應于一個或多個第一啟用信號來調整提供給充電節點的充電電流；以及

可配置的電容器，所述可配置的電容器響應于一個或多個第二啟用信號來調整耦合至所述充電節點的電容。

9.如權利要求6所述的DLL電路，其特征在于，所述同步邏輯包括：

復用器MUX，所述復用器包括用于從所述鎖存器的所述第一輸出接收內部振蕩信號的第一輸入、用于接收所述輸入振蕩信號的第二輸入、用于提供所述輸出振蕩信號的輸出、以及用于接收所述同步信號的控制端。

10.如權利要求9所述的DLL電路，其特征在于，所述同步邏輯進一步包括：

第一邏輯門，所述第一邏輯門包括用于接收所述內部振蕩信號和所述同步信號的輸入，并且包括用于生成所述第一信號的輸出；以及

第二邏輯門，所述第二邏輯門包括用于接收所述輸入振蕩信號和所述同步信號的輸入，并且包括用于生成所述第二信號的輸出。