[發明專利]集成的處理器和CDR電路

有效

• 申請號: 201380031637.0
• 申請日: 2013-05-03
• 公開（公告）號: CN104380607B
• 公開（公告）日: 2018-04-20
• 發明（設計）人: J·Y·苗
• 申請（專利權）人: 菲尼薩公司
• 主分類號: H03L7/00
• 分類號: H03L7/00
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 徐金國,趙靜

背景技術

可以采用時鐘和數據恢復(CDR)電路，以使系統基于接收的數據信號產生與所接收的數據信號同步的時鐘信號。CDR電路可以用模擬或數字元件實現。在一些環境下，CDR電路可以采用多個不同的元件來實現，該多個不同的元件形成在利用印刷電路板耦接的、分離的基板上。在其它環境下，CDR電路可以使用在單個基板上形成的電路來實現。

CDR電路也可以具有相關聯的狀態機，狀態機可以指示CDR電路的基本的功能狀態。一些基本的功能狀態可以包括，數據信號是否被接收和/或者CDR電路是否被鎖定到所接收的數據信號。典型地，相關的狀態機提供嚴格的結構，其不允許CDR電路適應于變化的環境。此外，狀態機可以與CDR電路分離地形成，并且利用印刷電路板耦接到CDR電路。

這里要求保護的主題不限于解決任何缺陷或者僅僅在上述環境下操作的實施方式。相反，此背景技術僅僅用于舉例說明本文描述的實施方式可能實施的一種示例性技術領域。

發明內容

一些示例實施方式通常涉及具有時鐘和數據恢復電路以及數字控制電路的系統。

在一個實施方式中，系統可包括時鐘和數據恢復電路，時鐘和數據恢復電路包括一個或者多個模擬元件。系統還可包括數字控制電路，數字控制電路被配置為控制時鐘和數據恢復電路。數字控制電路以及時鐘和數據恢復電路可形成在單個基板上。

在一個實施方式中，系統可包括時鐘和數據恢復電路，時鐘和數據恢復電路包括一個或者多個模擬元件。模擬元件可包括雙極結晶體管(bipolar junction transistor)。該系統還可包括處理器，該處理器包括互補金屬氧化物半導體晶體管。該處理器可被配置為基于從時鐘和數據恢復電路接收的數據，自適應地控制時鐘和數據恢復電路。該處理器與時鐘和數據恢復電路可以形成在單個基板上。

在一個實施方式中，系統可包括多個時鐘和數據恢復電路，每個時鐘和數據恢復電路包括一個或者多個模擬元件。該系統還可包括數字控制電路，數字控制電路被配置為控制時鐘和數據恢復電路。數字控制電路以及時鐘和數據恢復電路可形成在單個基板上。

本發明內容部分用于以簡化的形式介紹概念的選擇，其將在下面的具體實施方式部分中進一步描述。本發明內容部分并不是為了標識要求保護的主題的關鍵特征或者必要特征，也不是為了用于幫助確定要求保護的主題范圍。

本發明其他的特征和優點在下面的說明中提出，或者可在實施本發明時得知。本發明的特征和優點可以通過所附的權利要求中特別指出的手段和組合實現和獲得。本發明的這些和其它特征根據下面的說明和附加的權利要求將變得更加顯而易見，或者可通過實施下面提出的發明來了解。

附圖說明

本發明更詳細的說明將參考附圖中例示的實施方式予以呈現。應當了解，這些附圖描述的僅僅是本發明的一些實施方式，因此不應該被認為是對其范圍的限制。通過利用附圖對本發明其他的特征和細節進行說明和解釋，其中：

圖1是具有時鐘和數據恢復電路的一個示例系統的方塊圖；

圖2是具有時鐘和數據恢復電路的另一個示例系統的方塊圖；

圖3是具有時鐘和數據恢復電路的另一個示例系統的方塊圖；

圖4是具有多個時鐘和數據恢復電路的一個示例系統的方塊圖，所有時鐘和數據恢復電路根據這里描述的至少一些實施方式布置。

具體實施方式

圖1是根據這里描述的至少一些實施方式布置的、具有時鐘和數據恢復(CDR)電路120的一個示例系統100的方塊圖。該CDR電路120可接收來自外部源的數據輸入引線(lead)122上的數據信號，并且可以被配置為基于該數據信號產生時鐘信號，并輸出至時鐘輸出引線124。時鐘信號可與接收的數據信號同步，并且可用于對數據信號進行時鐘控制和/或協調在系統100外部的元件處對數據信號的接收和分析。

從數據輸入引線122上接收的數據信號可以是從多種數據源中的任何一個接收的，并且可隨著時間發生變化和/或可具有變化的數據速率中的任何一個。例如，在一些實施方式中，數據信號可以是從光學信號產生的電數據信號。在這些和其它實施方式中，數據信號可具有0.5GHz、1GHz、2GHz、5GHz、10GHz、20GHz、40GHz或其它一些數據速率。CDR電路120可被配置為基于數據信號的變化的數據速率調節時鐘信號的頻率，以使時鐘信號的頻率匹配數據信號的數據速率。