[發(fā)明專(zhuān)利]集成的處理器和CDR電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201380031637.0
• 申請(qǐng)日: 2013-05-03
• 公開(kāi)（公告）號(hào): CN104380607B
• 公開(kāi)（公告）日: 2018-04-20
• 發(fā)明（設(shè)計(jì)）人: J·Y·苗
• 申請(qǐng)（專(zhuān)利權(quán)）人: 菲尼薩公司
• 主分類(lèi)號(hào): H03L7/00
• 分類(lèi)號(hào): H03L7/00
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司11006
• 代理人: 徐金國(guó),趙靜

1.一種時(shí)鐘和數(shù)據(jù)恢復(fù)系統(tǒng)，包括：

時(shí)鐘和數(shù)據(jù)恢復(fù)電路，所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路包括一個(gè)或者多個(gè)模擬元件；

存儲(chǔ)器；和

數(shù)字控制電路，所述數(shù)字控制電路被配置為控制所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其中所述數(shù)字控制電路以及所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路形成在單個(gè)基板上，并且，所述數(shù)字控制電路使數(shù)據(jù)速率被存儲(chǔ)在所述存儲(chǔ)器中以作為存儲(chǔ)的數(shù)據(jù)速率，使所述存儲(chǔ)的數(shù)據(jù)速率被從所述存儲(chǔ)器中檢索出，并且響應(yīng)于所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路失去對(duì)數(shù)據(jù)信號(hào)的鎖定，控制所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路以利用所述存儲(chǔ)的數(shù)據(jù)速率啟動(dòng)鎖定所述數(shù)據(jù)信號(hào)的過(guò)程，以及

其中，所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路包括時(shí)鐘發(fā)生電路和連接至所述時(shí)鐘發(fā)生電路的調(diào)節(jié)電路，所述調(diào)節(jié)電路被配置為在發(fā)送數(shù)據(jù)信號(hào)至所述時(shí)鐘發(fā)生電路以及所述時(shí)鐘發(fā)生電路基于被調(diào)節(jié)的數(shù)據(jù)信號(hào)確定時(shí)鐘信號(hào)之前調(diào)節(jié)所述數(shù)據(jù)信號(hào)。

2.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括連接至所述數(shù)字控制電路的存儲(chǔ)器，所述數(shù)字控制電路被配置為在所述存儲(chǔ)器內(nèi)部存儲(chǔ)與所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路有關(guān)的數(shù)據(jù)。

3.如權(quán)利要求2所述的系統(tǒng)，其中所述數(shù)據(jù)包括下列中的一個(gè)或者多個(gè)：所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的電壓電平、所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的功耗、由所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收的數(shù)據(jù)信號(hào)的數(shù)據(jù)速率、所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的溫度、以及所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的發(fā)送和接收功率電平。

4.如權(quán)利要求1所述的系統(tǒng)，其中所述數(shù)字控制電路被配置為從所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收數(shù)據(jù)，并且基于所述數(shù)據(jù)確定所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的性能，并調(diào)節(jié)所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路內(nèi)部的設(shè)置以減小所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的功耗，同時(shí)將所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的所述性能維持在閾值水平以上。

5.如權(quán)利要求1所述的系統(tǒng)，其中所述數(shù)字控制電路進(jìn)一步被配置為改變所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的鎖定動(dòng)態(tài)。

6.如權(quán)利要求5所述的系統(tǒng)，其中所述數(shù)字控制電路改變所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路的鎖定動(dòng)態(tài)包括所述數(shù)字控制電路調(diào)節(jié)下列中的一個(gè)或者多個(gè)：所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路內(nèi)的電荷泵的增益、所述電荷泵的電壓干線電平、所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路內(nèi)的電壓控制振蕩器的初始啟動(dòng)頻率、以及所述電壓控制振蕩器的頻率步幅大小。

7.如權(quán)利要求1所述的系統(tǒng)，其中所述調(diào)節(jié)電路包括由所述數(shù)字控制電路控制的均衡器，所述數(shù)字控制電路基于從所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收的數(shù)據(jù)調(diào)節(jié)所述均衡器的設(shè)置。

8.如權(quán)利要求7所述的系統(tǒng)，其中所述數(shù)字控制電路被配置為基于從所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收的、與所述數(shù)據(jù)信號(hào)的信號(hào)完整性有關(guān)的數(shù)據(jù)，調(diào)節(jié)所述均衡器的設(shè)置。

9.如權(quán)利要求1所述的系統(tǒng)，其中所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路還包括連接至所述時(shí)鐘發(fā)生電路的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路從所述時(shí)鐘發(fā)生電路接收所述時(shí)鐘信號(hào)，并且將所述時(shí)鐘信號(hào)驅(qū)動(dòng)到所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路之外，其中所述數(shù)字控制電路被配置為控制所述驅(qū)動(dòng)電路。

10.如權(quán)利要求1所述的系統(tǒng)，其中所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路被配置為采用一個(gè)或者多個(gè)雙極結(jié)晶體管在模擬域操作，所述數(shù)字控制電路被配置為采用一個(gè)或者多個(gè)互補(bǔ)金屬氧化物半導(dǎo)體晶體管在數(shù)字域操作。

11.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括：

第二時(shí)鐘和數(shù)據(jù)恢復(fù)電路，所述第二時(shí)鐘和數(shù)據(jù)恢復(fù)電路包括在所述單個(gè)基板上形成的一個(gè)或者多個(gè)模擬元件；

第三時(shí)鐘和數(shù)據(jù)恢復(fù)電路，所述第三時(shí)鐘和數(shù)據(jù)恢復(fù)電路包括在所述單個(gè)基板上形成的一個(gè)或者多個(gè)模擬元件；

第四時(shí)鐘和數(shù)據(jù)恢復(fù)電路，所述第四時(shí)鐘和數(shù)據(jù)恢復(fù)電路包括在所述單個(gè)基板上形成的一個(gè)或者多個(gè)模擬元件，其中所述數(shù)字控制電路被配置為控制所述第二、第三、第四時(shí)鐘和數(shù)據(jù)恢復(fù)電路中的每一個(gè)。