[發(fā)明專利]N溝道和P溝道端對(duì)端FinFET單元架構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201380029859.9
• 申請(qǐng)日: 2013-06-11
• 公開(kāi)（公告）號(hào): CN104471714A
• 公開(kāi)（公告）日: 2015-03-25
• 發(fā)明（設(shè)計(jì)）人: V·莫洛茲
• 申請(qǐng)（專利權(quán)）人: 美商新思科技有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路器件、單元庫(kù)、單元架構(gòu)以及用于包括FinFET器件的集成電路的電子設(shè)計(jì)自動(dòng)化工具。

背景技術(shù)

FinFET型晶體管已經(jīng)在以下文獻(xiàn)中描述：D.Hisamoto等人，IEDM，1998；以及N.Lindert等人，IEEE?Electron?Device?Letters,p.487,2001。由于對(duì)低功率和緊湊布局的要求已經(jīng)變得更高，F(xiàn)inFET近來(lái)已經(jīng)獲得認(rèn)可。在CMOS器件中，晶體管的N溝道塊(block)和P溝道塊鄰近地(proximity)放置，兩者之間有絕緣體，用以防止閉鎖、串?dāng)_以及其它問(wèn)題。

在集成電路設(shè)計(jì)中，經(jīng)常利用標(biāo)準(zhǔn)功能單元庫(kù)。FinFET已經(jīng)在具有網(wǎng)格結(jié)構(gòu)的塊結(jié)構(gòu)中實(shí)現(xiàn)，其中鰭在襯底上在第一方向上以窄間距(pitch)平行地布局，并且柵極在跨鰭正交的方向上布局。單獨(dú)功能單元使用互補(bǔ)的N溝道和P溝道晶體管的多個(gè)集合形成，這些互補(bǔ)的N溝道和P溝道晶體管在鰭中具有它們的源極、漏極以及溝道。為了形成功能單元，有時(shí)將鰭按段切割以將一個(gè)功能單元與另一個(gè)功能單元隔離。對(duì)鰭所進(jìn)行的這種切割造成功能單元中的一些晶體管是位于鰭的端部，而另一些晶體管位于鰭內(nèi)、遠(yuǎn)離端部。結(jié)構(gòu)上的由于在鰭上的位置而造成的差異，能夠?qū)δ軉卧械木w管的特性造成影響。例如，F(xiàn)inFET晶體管的溝道中的應(yīng)力對(duì)晶體管性能造成影響。因此，使用應(yīng)力體(stressor)來(lái)引起期望水平的應(yīng)力。然而，在鰭的端部上的(即在切割鰭的位置中的)晶體管的溝道中的應(yīng)力，可以不同于位置遠(yuǎn)離端部的晶體管的溝道中的應(yīng)力。晶體管性能的這種變化使得集成電路設(shè)計(jì)復(fù)雜化了。

期望的是，提供這樣一種基于FinFET的設(shè)計(jì)架構(gòu)，其適于實(shí)現(xiàn)用于標(biāo)準(zhǔn)功能單元庫(kù)的功能單元，并且適于使用FinFET架構(gòu)來(lái)實(shí)現(xiàn)集成電路，在使晶體管的性能的變化最小化的同時(shí)具有靈活布局特征。

發(fā)明內(nèi)容

本發(fā)明的各個(gè)實(shí)施例描述了一種使用端對(duì)端FinFET塊的集成電路。集成電路包括襯底，其中第一集合的半導(dǎo)體鰭在襯底上在第一方向上對(duì)準(zhǔn)，該第一集合被配置用于N溝道和P溝道FinFET中的一種，而被配置用于N溝道和P溝道FinFET中的另一種的第二集合的半導(dǎo)體鰭可以在襯底上端對(duì)端地對(duì)準(zhǔn)。襯底上的具有第一側(cè)和第二側(cè)的塊間隔離結(jié)構(gòu)將第一和第二集合中的半導(dǎo)體鰭分離。第一集合中的鰭的端部鄰近塊間隔離結(jié)構(gòu)的第一側(cè)，并且第二集合中的鰭的端部鄰近塊間隔離結(jié)構(gòu)的第二側(cè)。圖案化的柵極導(dǎo)體層包括：第一柵極導(dǎo)體，其跨第一集合的半導(dǎo)體鰭中的至少一個(gè)鰭延伸；以及第二柵極導(dǎo)體，其跨第二集合的半導(dǎo)體鰭中的至少一個(gè)鰭延伸。

本發(fā)明的各個(gè)實(shí)施例描述了FinFET塊結(jié)構(gòu)，其適于實(shí)現(xiàn)各種各樣功能單元，并且適于形成FinFET標(biāo)準(zhǔn)功能單元庫(kù)以用于集成電路設(shè)計(jì)。本發(fā)明的各個(gè)實(shí)施例描述了技術(shù)，其部署設(shè)計(jì)工具以對(duì)集成電路設(shè)計(jì)使用FinFET塊架構(gòu)，并且作為電子設(shè)計(jì)自動(dòng)化軟件和系統(tǒng)的組成部分。本發(fā)明的各個(gè)實(shí)施例描述了包括功能單元的集成電路，該功能單元包括FinFET塊。

附圖說(shuō)明

圖1示出說(shuō)明性集成電路設(shè)計(jì)流程的簡(jiǎn)化表示。

圖2A、圖2B和圖2C是適合與本技術(shù)的各實(shí)施例以及本技術(shù)的電路設(shè)計(jì)和電路實(shí)施例一起使用的計(jì)算機(jī)系統(tǒng)的簡(jiǎn)化框圖。

圖3A和圖3B是示出現(xiàn)有技術(shù)中已知的FinFET結(jié)構(gòu)的簡(jiǎn)化圖。

圖4是適合用于標(biāo)準(zhǔn)功能單元庫(kù)的互補(bǔ)的側(cè)對(duì)側(cè)(side-to-side)FinFET塊的簡(jiǎn)化布局圖。

圖4A是適用于圖4和圖5的圖例。

圖5是適合用于標(biāo)準(zhǔn)功能單元庫(kù)的互補(bǔ)的端對(duì)端FinFET塊的簡(jiǎn)化布局圖。

圖6是側(cè)對(duì)側(cè)FinFET塊上布局的1×反相器(1x?inverter)的布局圖。

圖6A是適用于圖6、圖7、圖8和圖9的圖例。

圖7是在端對(duì)端FinFET塊上布局的1×反相器的布局圖。

圖8是在側(cè)對(duì)側(cè)FinFET塊上布局的3×反相器的布局圖。

圖9是在端對(duì)端FinFET塊上布局的3×反相器的布局圖。

圖10至圖12是從圖9的布局截取的截面圖。

圖13是適合用于標(biāo)準(zhǔn)功能單元庫(kù)的布置成鏡像圖案的互補(bǔ)的端對(duì)端FinFET塊的簡(jiǎn)化布局圖。

圖14是一種用于制造功能單元庫(kù)的過(guò)程的簡(jiǎn)化流程圖，該過(guò)程包括設(shè)計(jì)用于功能單元庫(kù)的基于端對(duì)端FinFET塊的功能單元。