[發明專利]N溝道和P溝道端對端FinFET單元架構

在審

• 申請號: 201380029859.9
• 申請日: 2013-06-11
• 公開（公告）號: CN104471714A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: V·莫洛茲
• 申請（專利權）人: 美商新思科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種集成電路，包括：

襯底；

第一集合的半導體鰭，在所述襯底上，在第一方向上對準；

第二集合的半導體鰭，在所述襯底上，在所述第一方向上對準；

塊間隔離結構，在所述襯底上，所述塊間隔離結構具有第一側和第二側，并且其中所述第一集合中的半導體鰭具有鄰近于所述塊間隔離結構的所述第一側的端部，并且所述第二集合中的半導體鰭具有鄰近于所述塊間隔離結構的所述第二側的端部；以及

圖案化的柵極導體層，包括：第一柵極導體，跨所述第一集合的半導體鰭中的至少一個鰭延伸；以及第二柵極導體，跨所述第二集合的半導體鰭中的至少一個鰭延伸。

2.根據權利要求1所述的集成電路，其中所述第二集合中的半導體鰭與所述第一集合中的半導體鰭端對端地對準。

3.根據權利要求1所述的集成電路，包括：

至少一個圖案化的導體層，包括塊間導體，所述塊間導體平行于并且相鄰于所述第一集合中的所述半導體鰭中的一個半導體鰭以及所述第二集合中的所述半導體鰭中的一個半導體鰭，所述塊間導體將所述第一柵極導體連接至所述第二柵極導體。

4.根據權利要求1所述的集成電路，包括：

至少一個圖案化的導體層，包括塊間導體，所述塊間導體被布置用于將所述第一集合中的第一半導體鰭連接至所述第二集合中的第二半導體鰭，其中所述第二半導體鰭與所述第一半導體鰭端對端地對準。

5.根據權利要求1所述的集成電路，包括：

多個圖案化的導體層和層間連接件，所述多個圖案化的導體層和層間連接件中的一個或多個導電導體被布置用于將所述第一集合中的半導體鰭連接至所述第二集合中的半導體鰭，被布置用于將所述第一柵極導體連接至所述第二柵極導體，以及被布置用于將電源導體連接至所述第一集合和所述第二集合中的一個集合中的至少一個半導體鰭。

6.根據權利要求1所述的集成電路，其中所述第一集合和所述第二集合的半導體鰭包括晶體管的溝道、源極和漏極，并且在所述源極和漏極上包括應力體。

7.根據權利要求1所述的集成電路，其中在所述第一集合的半導體鰭中的至少一個半導體鰭上的鄰近于所述塊間隔離結構的所述第一側的所述端部包括應力體，所述應力體在所述端部上或者在所述端部與所述第一柵極導體之間應力體。

8.根據權利要求1所述的集成電路，其中在所述第一集合的半導體鰭中的至少一個半導體鰭上的鄰近于所述塊間隔離結構的所述第一側的所述端部包括第一應力體，所述第一應力體在所述端部上或者在所述端部與所述第一柵極導體之間應力體；而在所述第二集合的半導體鰭中的至少一個半導體鰭上的鄰近于所述塊間隔離結構的所述第二側的所述端部包括第二應力體，所述第二應力體在所述端部上或者在所述端部與所述第二柵極導體之間應力體。

9.根據權利要求1所述的集成電路，包括電源連接件，所述電源連接件與所述第一集合和所述第二集合的半導體鰭耦合。

10.根據權利要求1所述的集成電路，其中所述第一集合和所述第二集合中的所述半導體鰭具有小于20nm的寬度。

11.根據權利要求1所述的集成電路，其中所述第一集合的半導體鰭的成員被配置為形成單個FinFET，其中第一源極/漏極區域相鄰于所述塊間隔離結構和第二源極/漏極區域，并且所述第一集合的半導體鰭的成員包括第一一致結構和第二一致結構，所述第一一致結構包括它們的第一源極/漏極區域，而所述第二一致結構包括它們的第二源極/漏極區域。

12.根據權利要求11所述的集成電路，其中所述第二集合的半導體鰭的成員被配置用于形成單個FinFET，其中第一源極/漏極區域相鄰于所述塊間隔離結構和第二源極/漏極區域，并且所述第二集合的半導體鰭的成員包括第三一致結構和第四一致結構，所述第三一致結構包括它們的第一源極/漏極區域并且所述第四一致結構包括它們的第二源極/漏極區域。

13.根據權利要求12所述的集成電路，其中所述第一一致結構、所述第二一致結構、所述第三一致結構以及所述第四一致結構包括應力體。

14.根據權利要求1所述的集成電路，其中所述第一集合的半導體鰭的成員被配置為每個形成多個FinFET。