[發明專利]用于降低存儲器的寫入最低供電電壓的設備

有效

• 申請號: 201380028608.9
• 申請日: 2013-06-05
• 公開（公告）號: CN104321818B
• 公開（公告）日: 2017-06-20
• 發明（設計）人: J·P·庫爾卡尼;M·M·黑勒亞;J·W·查漢茨;B·M·戈伊什肯斯;V·K·德
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C5/14
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 王英,陳松濤

1.一種用于降低寫入最小供電電壓的設備，所述設備包括：

具有交叉耦合的反相器的存儲器元件，所述存儲器元件耦合至第一供電節點；

功率器件，所述功率器件耦合至所述第一供電節點和第二供電節點，所述第二供電節點耦合至電源；

第一存取器件，所述第一存取器件具有耦合至字線的柵極端子、耦合至所述存儲器元件的第一端子、以及耦合至第一位線的第二端子，所述第一位線用于在寫入操作之前被預放電至邏輯低電平；以及

第二存取器件，所述第二存取器件具有耦合至字線的柵極端子、耦合至所述存儲器元件的第一端子、以及耦合至第二位線的第二端子，所述第二位線用于在所述寫入操作之前被預放電至邏輯低電平。

2.根據權利要求1所述的設備，還包括邏輯單元，所述邏輯單元在寫入操作之前對所述第一位線進行預放電。

3.根據權利要求2所述的設備，其中，所述邏輯單元用于在存儲器處于非活動狀態期間對所述第一位線進行預放電。

4.根據權利要求1所述的設備，還包括延遲單元，所述延遲單元用于使所述第一位線的斷言或解除斷言相對于所述字線延遲。

5.根據權利要求1所述的設備，其中，所述功率器件包括p型器件。

6.根據權利要求1所述的設備，其中，所述功率器件包括在所述第一供電節點與所述第二供電節點之間串聯耦合到一起的p型器件的組。

7.根據權利要求1所述的設備，其中，所述功率器件具有位于所述第一供電節點與所述第二供電節點之間的可編程電阻。

8.根據權利要求1所述的設備，其中，所述功率器件用于當在寫入操作期間所述第一位線被預放電至所述邏輯低電平時，接收用以關閉所述功率器件的脈沖信號。

9.根據權利要求1所述的設備，其中，所述功率器件用于當所述第一位線在寫入操作期間轉變為邏輯高電平之后開啟。

10.根據權利要求1所述的設備，其中，所述存儲器元件、所述第一存取器件和所述第二存取器件是6T SRAM單元的部分。

11.根據權利要求1所述的設備，其中，所述存儲器元件、所述第一存取器件和所述第二存取器件是8T SRAM單元的部分。

12.根據權利要求1所述的設備，其中，所述交叉耦合的反相器包括相對應的p型器件，其中，所述p型器件的第一端子與所述第一供電節點耦合，且所述p型器件的第二端子與至少一個存取器件耦合。

13.一種用于降低寫入最小供電電壓的設備，所述設備包括：

具有p型晶體管的功率器件，所述功率器件用于向第一供電節點提供電源；以及

耦合至所述第一供電節點的SRAM存儲器單元，所述SRAM存儲器單元具有至少兩個存取器件，所述至少兩個存取器件的相對應的柵極端子耦合至字線，所述至少兩個存取器件的相對應的第一端子耦合至所述SRAM存儲器單元的交叉耦合的反相器，所述至少兩個存取器件的相對應的第二端子耦合至互補的位線，所述互補的位線用于在寫入操作之前被預放電至邏輯低電平。

14.根據權利要求13所述的設備，還包括邏輯單元，所述邏輯單元在寫入操作之前對所述互補的位線進行預放電。

15.根據權利要求14所述的設備，其中，所述邏輯單元用于在存儲器處于非活動狀態期間對所述互補的位線進行預放電。

16.根據權利要求13所述的設備，其中，所述SRAM存儲器單元是6TSRAM存儲器單元。

17.根據權利要求13所述的設備，其中，所述SRAM存儲器單元是8TSRAM存儲器單元。

18.根據權利要求13所述的設備，其中，所述功率器件用于當在寫入操作期間所述互補的位線被預放電至所述邏輯低電平時，接收用以關閉所述功率器件的脈沖信號。

19.根據權利要求13所述的設備，其中，所述功率器件用于在所述互補的位線在寫入操作期間轉變為邏輯高電平之后開啟。

20.根據權利要求13所述的設備，還包括延遲單元，所述延遲單元用于使所述互補的位線的斷言或解除斷言相對于所述字線延遲。