[發(fā)明專利]將ONO集成到邏輯CMOS流程中的方法

有效

• 申請?zhí)枺?/td>: 201380016755.4
• 申請日: 2013-03-13
• 公開（公告）號: CN104321877B
• 公開（公告）日: 2018-09-14
• 發(fā)明（設(shè)計）人: 克里希納斯瓦米·庫馬爾;波·金;斐德列克·杰能
• 申請（專利權(quán)）人: 賽普拉斯半導(dǎo)體公司
• 主分類號: H01L29/792
• 分類號: H01L29/792
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 張瑞;鄭霞

1.一種制造存儲設(shè)備的方法，包括：

在襯底的第一區(qū)之上形成所述存儲設(shè)備的MOS設(shè)備的襯墊介電層；

由覆蓋在所述襯底的第二區(qū)之上的表面的半導(dǎo)體材料的薄膜形成所述存儲設(shè)備的非易失性存儲設(shè)備的至少一個溝道，所述至少一個溝道連接所述存儲設(shè)備的源極和漏極，其中所述至少一個溝道垂直堆疊在所述襯底的表面之上；

在所述第二區(qū)之上形成覆蓋所述至少一個溝道的非易失性存儲設(shè)備的圖案化的介質(zhì)堆棧，所述圖案化的介質(zhì)堆棧包括隧道層、電荷俘獲層和犧牲頂層，其中所述電荷俘獲層覆蓋在所述至少一個溝道的兩側(cè)或更多側(cè)；

同時從所述襯底的所述第二區(qū)移除所述犧牲頂層，并從所述襯底的所述第一區(qū)移除所述襯墊介電層；以及

同時在所述襯底的所述第一區(qū)之上形成柵極介電層并在所述電荷俘獲層之上形成阻擋介電層。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述電荷俘獲層包括多個電荷俘獲層，所述多個電荷俘獲層包括下部電荷俘獲層和上部電荷俘獲層，所述下部電荷俘獲層包括更靠近隧道氧化物的氮化物，所述上部電荷俘獲層相對于所述下部電荷俘獲層是貧氧的并且包括分布在多個電荷俘獲層中的大多數(shù)電荷陷阱。

3.根據(jù)權(quán)利要求2所述的方法，其中，所述柵極介電層包括高K柵極介質(zhì)。

4.根據(jù)權(quán)利要求3所述的方法，還包括在所述高K柵極介質(zhì)上方形成金屬柵極層。

5.根據(jù)權(quán)利要求3所述的方法，其中，所述電荷俘獲層還包括將所述上部電荷俘獲層和所述下部電荷俘獲層分開的中間氧化物層，并且其中，所述柵極介電層包括高K柵極介質(zhì)。

6.根據(jù)權(quán)利要求5所述的方法，還包括在所述高K柵極介質(zhì)上方形成金屬柵極層。

7.根據(jù)權(quán)利要求1所述的方法，其中，形成所述至少一個溝道包括由具有相對于所述至少一個溝道的長軸的<100>表面結(jié)晶取向的硅形成所述至少一個溝道。

8.根據(jù)權(quán)利要求1所述的方法，其中，形成覆蓋所述至少一個溝道的非易失性存儲設(shè)備的所述圖案化的介質(zhì)堆棧包括，在所述至少一個溝道的多個表面上方形成所述圖案化的介質(zhì)堆棧。

9.一種制造存儲設(shè)備的方法，包括：

在襯底上的表面之上形成柵極層的堆棧，所述柵極層的堆棧包括被至少一個柵極層分開的至少兩個介電層；

在所述柵極層的堆棧的第一區(qū)中形成非易失性存儲設(shè)備，包括：

形成第一開口，所述第一開口從所述柵極層的堆棧的頂面延伸到所述柵極層的堆棧的下表面；以及

在所述第一開口的側(cè)壁上形成阻擋介電層、電荷俘獲層和隧道氧化層；以及

在所述隧道氧化層的內(nèi)側(cè)壁上形成半導(dǎo)體材料的薄層，并且用介質(zhì)材料充分填充所述第一開口。

10.根據(jù)權(quán)利要求9所述的方法，其中，所述電荷俘獲層包括多個電荷俘獲層，所述多個電荷俘獲層包括下部電荷俘獲層和上部電荷俘獲層，所述下部電荷俘獲層包括更靠近隧道氧化物的氮化物，所述上部電荷俘獲層相對于所述下部電荷俘獲層是貧氧的并且包括分布在多個電荷俘獲層中的大多數(shù)電荷陷阱。

11.根據(jù)權(quán)利要求10所述的方法，還包括所述多個電荷俘獲層的退火結(jié)。

12.根據(jù)權(quán)利要求9所述的方法，其中，所述柵極層包括高K柵極介質(zhì)。

13.根據(jù)權(quán)利要求12所述的方法，其中，所述柵極層包括金屬柵極層。

14.根據(jù)權(quán)利要求10所述的方法，其中，所述電荷俘獲層還包括中間氧化物層，所述中間氧化物層將所述上部電荷俘獲層和所述下部電荷俘獲層分開。