[發明專利]高速雙模分頻器

有效

• 申請號: 201380016444.8
• 申請日: 2013-06-11
• 公開（公告）號: CN105122649B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 李勝高
• 申請（專利權）人: 英特爾公司
• 主分類號: H03K21/02
• 分類號: H03K21/02;H03K23/68
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

1.一種用于分割信號的裝置，所述裝置包括：

多個邏輯單元，其布置在環中，其中，來自所述多個邏輯單元的每個邏輯單元的輸出端子耦合至來自所述多個邏輯單元的下個邏輯單元的輸入端子，其中，所述多個邏輯單元包括第一多個輸入邏輯單元，其具有耦合至來自所述多個邏輯單元的不同邏輯單元的至少兩個輸出端子的輸入節點，并且其中，所述第一多個輸入邏輯單元包括時鐘門控與非門或者時鐘門控或非門中的至少一個；以及

耦合至所述多個邏輯單元中一些的輸出端子的多個鎖存單元。

2.如權利要求1所述的裝置，其中，所述多個邏輯單元包括第二多個輸入邏輯單元，其具有耦合至來自所述多個邏輯單元的邏輯單元的輸出端子和控制信號的輸入節點。

3.如權利要求2所述的裝置，其中，所述控制信號選擇分頻器比。

4.如權利要求2所述的裝置，其中，所述第二多個輸入邏輯單元包括以下中的至少一個：

時鐘門控與非門，或者

時鐘門控或非門。

5.如權利要求1所述的裝置，其中，每個邏輯單元可操作來將其在其輸入處接收的數據反轉。

6.如權利要求1所述的裝置，其中，來自所述多個邏輯單元的每個邏輯單元在相應的第一時鐘端子和第二時鐘端子處接收互補時鐘信號。

7.如權利要求1所述的裝置，其中，互補時鐘信號直接地或者間接地從振蕩器產生。

8.如權利要求1所述的裝置，其中，來自所述多個邏輯單元的連續邏輯單元在相應的第一時鐘端子和第二時鐘端子處接收交替互補時鐘信號。

9.如權利要求1所述的裝置，其中，來自所述多個鎖存單元的每個鎖存單元包括一對背靠背耦合的逆變器。

10.如權利要求1所述的裝置，還包括sigma-delta調制器，以產生由來自所述多個邏輯單元的至少一個邏輯單元接收的輸出信號。

11.如權利要求1所述的裝置，其中，或非門或者與非門中的至少一個用于產生實質上50％的占空比信號。

12.一種用于分割信號的分頻器，所述分頻器包括：

多個邏輯單元，其布置在環中，包括：

門控逆變器；

門控與非門；以及

門控或非門；以及

耦合至所述多個邏輯單元中一些的輸出的多個鎖存單元；

其中，所述門控與非門或者所述門控或非門中的至少一個是時鐘門控的，并且還耦合至來自所述多個邏輯單元的不同邏輯單元的至少兩個輸出端子。

13.如權利要求12所述的分頻器，其中，所述門控與非門接收所述門控逆變器的輸出和另一個門控與非門的輸出。

14.如權利要求12所述的分頻器，其中，所述門控或非門接收所述門控逆變器的輸出和另一個門控或非門的輸出。

15.如權利要求12所述的分頻器，其中，所述門控逆變器、與非門、以及或非門在其相應的第一時鐘端子和第二時鐘端子處接收互補時鐘信號。

16.如權利要求12所述的分頻器，其中，所述多個鎖存單元包括背靠背耦合的逆變器。

17.一種用于分割信號的系統，所述系統包括：

存儲器；

耦合至所述存儲器的處理器，所述處理器具有根據權利要求1至11的任一項所述的裝置的分頻器；

無線接口，以允許所述處理器與另一個設備通信；以及

顯示單元。