[發明專利]非易失性電荷俘獲存儲器件和邏輯CMOS器件的集成

有效

• 申請號: 201380016420.2
• 申請日: 2013-03-18
• 公開（公告）號: CN104350603B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 克里希納斯瓦米·庫馬爾;斐德列克·杰能;賽格·利維
• 申請（專利權）人: 賽普拉斯半導體公司
• 主分類號: H01L29/792
• 分類號: H01L29/792
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 張瑞,鄭霞

1.一種制造半導體器件的方法，包括：

在襯底的第一區域，由覆蓋所述襯底的表面的半導體材料形成存儲器件的溝道，所述溝道連接所述存儲器件的源極和漏極；

在相鄰于所述溝道的多個表面的所述溝道上方，形成電荷俘獲介質堆棧，其中形成所述電荷俘獲介質堆棧包括：

在所述溝道上方形成隧穿層；

在所述隧穿層上方形成下部電荷俘獲層；

通過所述下部電荷俘獲層的一部分的自由基氧化在所述下部電荷俘獲層上方形成抗隧穿層；

在所述抗隧穿層上方形成上部電荷俘獲層；以及

在所述上部電荷俘獲層上形成阻擋層；

在所述襯底的第二區域上方，形成MOS器件；

執行熱氧化以同時形成所述MOS器件的柵極介電層并且熱再氧化所述阻擋層；以及

執行氮化工藝以同時氮化所述柵極介電層和所述阻擋層。

2.根據權利要求1所述的方法，其中，形成所述電荷俘獲介質堆棧還包括：

用液體蝕刻劑，在犧牲介電層中打開窗口，以暴露所述襯底的第一區域；

在所述窗口中形成所述電荷俘獲介質堆棧；以及

濕式蝕刻所述犧牲介電層。

3.根據權利要求1所述的方法，其中，所述上部電荷俘獲層相對于所述下部電荷俘獲層是貧氧的并且包括分布在所述電荷俘獲介質堆棧中的大多數電荷陷阱。

4.根據權利要求3所述的方法，還包括，在所述襯底的所述第二區域上方形成柵極介電層，其中所述柵極介電層包括高K柵極介質。

5.根據權利要求4所述的方法，還包括，在所述高K柵極介質上方形成金屬柵極層。

6.根據權利要求3所述的方法，其中，所述柵極介電層包括高K柵極介質。

7.根據權利要求6所述的方法，還包括，在所述高K柵極介質上方形成金屬柵極層。

8.根據權利要求6所述的方法，其中，形成所述溝道包括，由具有相對于所述溝道的長軸的<100>表面結晶取向的硅形成所述溝道。

9.一種制造半導體器件的方法，包括：

在襯底的第一區域上方形成存儲器件，包括：

在所述襯底之上形成層的堆棧，所述層的堆棧包含被至少一個柵極層分開的至少兩個介電層；

形成第一開口，所述第一開口從堆棧層的頂面延伸通過所述介電層和所述柵極層中的至少一層；

在所述第一開口內部的側壁上，形成電荷俘獲介質堆棧，其中形成所述電荷俘獲介質堆棧包括：

在所述第一開口內部的所述側壁上形成阻擋層；

在所述阻擋層上方形成貧氧氮氧化物電荷俘獲層；

在所述貧氧氮氧化物電荷俘獲層上方形成抗隧穿層；

在所述抗隧穿層上方形成富氧氮氧化物電荷俘獲層；以及

在所述富氧氮氧化物電荷俘獲層上方形成隧穿層；以及

形成所述存儲器件的溝道，包括將半導體材料沉積在所述第一開口的內部的所述電荷俘獲介質堆棧上方；以及

在所述襯底的第二區域上方形成MOS器件，其包括形成第二開口，所述第二開口從所述堆棧層的頂面延伸通過所述介電層和所述柵極層中的至少一層。

10.根據權利要求9所述的方法，其中，形成所述阻擋層包括執行熱氧化以同時形成所述MOS器件的柵極介電層和所述阻擋層。

11.根據權利要求10所述的方法，還包括，執行氮化工藝以同時氮化所述柵極介電層和所述阻擋層。

12.根據權利要求10所述的方法，其中，所述貧氧氮氧化物電荷俘獲層包括分布在所述電荷俘獲介質堆棧中的大多數電荷陷阱。

13.根據權利要求12所述的方法，還包括所述富氧氮氧化物電荷俘獲層和所述貧氧氮氧化物電荷俘獲層的退火結。

14.根據權利要求12所述的方法，其中，所述柵極介電層包括高K柵極介質。

15.根據權利要求14所述的方法，其中所述柵極層包括金屬。

16.一種制造半導體器件的方法，包括：

在襯底的第一區域上方形成存儲器件，包括：

在所述襯底之上形成層的堆棧，所述層的堆棧包含覆蓋犧牲層的至少一個介電層；

形成第一開口，所述第一開口從堆棧層的頂面延伸通過所述介電層和所述犧牲層；

在所述第一開口中形成所述存儲器件的溝道；

形成第二開口，所述第二開口從所述頂面延伸通過所述介電層，并且移除鄰近于所述溝道的所述犧牲層的至少一部分，以暴露所述溝道的至少一部分；

在所述溝道的暴露的部分上形成電荷俘獲介質堆棧，其中形成所述電荷俘獲介質堆棧包括：

在所述溝道上方形成隧穿層；

在所述隧穿層上方形成下部電荷俘獲層；

通過所述下部電荷俘獲層的一部分的自由基氧化在所述下部電荷俘獲層上方形成抗隧穿層；

在所述抗隧穿層上方形成上部電荷俘獲層；以及

在所述上部電荷俘獲層上形成阻擋層；以及

在所述電荷俘獲介質堆棧上形成柵極層；以及

在所述襯底的第二區域上方形成MOS器件。