[發明專利]小型三維垂直NAND及其制造方法

有效

• 申請號: 201380014950.3
• 申請日: 2013-02-04
• 公開（公告）號: CN104205342B
• 公開（公告）日: 2017-04-26
• 發明（設計）人: J.阿爾斯梅爾;R.S.馬卡拉;X.科斯塔;Y.張
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L21/764;H01L29/792;H01L27/11524;G11C16/04;H01L29/66
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 邱軍

1.一種單片三維垂直NAND串陣列的制造方法，包括：

在襯底上形成下選擇柵極層級，該下選擇柵極層級包括多個半導體溝道的下部分，多個下源極或漏極電極，每個下源極或漏極電極電連接至該多個半導體溝道的下部分的每一個，以及多個下選擇柵極電極，每個下選擇柵極電極設置為鄰近與每個半導體溝道的該下部分接觸的柵極電介質；

在形成下選擇柵極層的步驟后，在該下選擇柵極層級上形成多個存儲裝置層級，其中該存儲裝置層級包括多個NAND串部分；以及

在該多個存儲裝置層級上形成上選擇柵極層級，該上選擇柵極層級包括多個半導體溝道的上部分，多個上源極或漏極電極，每個上源極或漏極電極電連接至該半導體溝道的該多個上部分的每一個，以及多個上選擇柵極電極，每個上選擇柵極電極設置為鄰近與每個半導體溝道的該上部分接觸的柵極電介質，

其中形成該下選擇柵極層級的步驟包括：

在該襯底中形成摻雜區域，作為下選擇柵極晶體管的公共源極線；

在該公共源極線之上形成該下選擇柵極晶體管的多個下柱形半導體溝道，其中該下柱形半導體溝道包括多個該半導體溝道的該下部分；

在該公共源極線之上和該下柱形半導體溝道的頂部和側壁上形成該下選擇柵極晶體管的下柵極電介質；

在該下柵極電介質之上沉積下柵極電極材料；

各向同性地刻蝕該下柵極電極材料以形成該下選擇柵極晶體管的側壁間隔體下選擇柵極電極；

形成與該下選擇柵極電極的一側接觸的下連接線；

在該下連接線、該下選擇柵極電極和該下柵極電介質之上形成下溝槽填充電介質材料；

平面化該下溝槽填充電介質以暴露由該下柵極電介質圍繞的該下柱形半導體溝道的頂表面；以及

在該下溝槽填充電介質和由該下柵極電介質圍繞的該下柱形半導體溝道的頂表面之上形成存儲孔刻蝕停止層。

2.根據權利要求1所述的方法，其中該多個存儲裝置層級包括：

垂直NAND串的陣列，其中，

每個NAND串包括中間半導體溝道部分，隧道電介質設置為鄰近該中間半導體溝道部分，電荷存儲區域設置為鄰近該隧道電介質，以及阻擋電介質設置為鄰近該電荷存儲區域；

該中間半導體溝道大體上垂直于該襯底的主表面延伸；并且

該陣列至少包括NAND串的3x3陣列；以及

多個控制柵極電極，具有網狀，大體上平行于該襯底的該主表面延伸，其中該多個控制柵極電極至少包括位于第一裝置層級中的第一控制柵極電極以及位于第二裝置層級中的第二控制柵極電極，該第二裝置層級位于該襯底的該主表面之上并且位于該第一裝置層級之下。

3.根據權利要求2所述的方法，其中，

該第一控制柵極電極和該第二控制柵極電極在該陣列中是連續的；并且該第一控制柵極電極和該第二控制柵極電極在該陣列中沒有氣隙或電介質填充的溝槽。

4.根據權利要求3所述的方法，還包括：

在形成該下選擇柵極層級的步驟中，通過氣隙或電介質填充的溝槽將該陣列中的每個下選擇柵極電極與相鄰的下選擇柵極電極分開；以及

在形成該下選擇柵極層級的步驟中，通過氣隙或電介質填充的溝槽將該陣列中的每個上選擇柵極電極與相鄰的上選擇柵極電極分開。

5.根據權利要求4所述的方法，還包括：

在暴露在該下選擇柵極層級中的該電介質填充的溝槽中的該多個半導體溝道的下部分的每一個上，外延生長半導體落地焊盤，使得該落地焊盤具有比在下面的該溝道的下部分更大的寬度或直徑；以及

在每個落地焊盤上堆疊并構造該中間半導體溝道部分。