[發明專利]半導體器件及其制造方法

有效

• 申請號: 201380011034.4
• 申請日: 2013-11-08
• 公開（公告）號: CN104919576B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 宇佐美達矢;三浦幸男;土屋秀昭
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/321
• 分類號: H01L21/321;H01L21/768
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 楊宏軍;王大方

本發明提供一種半導體器件，其具有：層間絕緣膜(INS2)；在層間絕緣膜(INS2)內形成的相鄰的Cu配線(M1W)；以及與層間絕緣膜(INS2)的表面和Cu配線(M1W)的表面接觸、且將層間絕緣膜(INS2)和Cu配線(M1W)覆蓋的絕緣性阻擋膜(BR1)。而且，在相鄰的Cu配線(M1W)之間，層間絕緣膜(INS2)在其表面具有損傷層(DM1)，在比損傷層(DM1)深的位置具有電場緩和層(ER1)，該電場緩和層(ER1)具有比損傷層(DM1)的氮濃度高的氮濃度。

技術領域

本發明涉及半導體器件及其制造方法，例如，能夠適合利用于具備Cu配線的半導體器件以及其制造方法。

背景技術

在近年的半導體器件中，為了高速工作、低耗電等而必須適用Cu(銅)配線。Cu配線通過如下方法形成：在使用鑲嵌(Damascene)法在半導體襯底上的層間絕緣膜上形成配線槽后，在該配線槽的內部以及層間絕緣膜上堆積Cu(銅)膜，接下來使用化學機械研磨(CMP：Chemical Mechanical Polishing)法在配線槽內選擇性地留下Cu膜，由此形成Cu配線。對于層間絕緣膜，使用氧化硅膜等。

因為構成Cu配線的Cu與例如Al(鋁)那樣的配線材料相比，易于向氧化硅膜等層間絕緣膜中擴散，所以Cu配線的底面以及側面由TiN(氮化鈦)膜等導電性阻隔膜覆蓋。另外，Cu配線的表面與相鄰的層間絕緣膜的表面一同被絕緣性阻擋膜覆蓋。

在這樣的Cu配線構造中，由于Cu離子在層間絕緣膜與絕緣性阻擋膜的界面上的移動，產生Cu配線的TDDB(Time Dependence on Dielectric Breakdown，經時擊穿)。特別地在Cu-CMP后Cu表面被氧化而成為CuO時，Cu易于離子化從而TDDB劣化。為了使該Cu配線的TDDB特性提高，已知有如下技術：對Cu配線以及層間絕緣膜的表面實施氨(NH₃)等離子體處理，將Cu配線表面的CuO還原為Cu，然后形成絕緣性阻擋膜。

另外，作為層間絕緣膜，為了降低配線間電容而研究了低介電常數的絕緣膜例如SiCOH等的使用。

在“Effective Cu Surface Pre-treatment for High-reliable22nm-node CuDual Damascene Interconnects with High Plasma resistant Ultra Low-kDielectric(k＝2.2)”(非專利文獻1)中，公開了對形成于低介電常數的絕緣膜上的Cu配線實施氨等離子體處理的內容。另外，公開了如下內容：通過氨等離子體處理，在低介電常數的層間絕緣膜表面形成氧化膜那樣的介電常數較高的損傷層(damage layer)，導致RC特性或可靠性下降。

現有技術文獻

非專利文獻

非專利文獻1：F.Ito et al.，“Effective Cu Surface Pre-treatment forHigh-reliable 22nm-node Cu Dual Damascene Interconnects with High Plasmaresistant Ultra Low-k Dielectric(k＝2.2)”Advanced Metalization ConferenceOctober 5-7，2010

發明內容

本發明的發明人對使用低介電常數的絕緣膜作為層間絕緣膜的Cu配線進行研究，發現如下問題點。

半導體器件在不斷精細化，Cu配線間空間變小，而電源電壓仍大致恒定，存在對Cu配線間的層間絕緣膜施加的電場強度變大的傾向。另外，Cu配線依賴其制造方法而在膜厚方向上具有錐形狀，在相鄰的Cu配線的上端部之間施加的電場最高。也就是說，可以說層間絕緣膜與絕緣性阻擋膜的界面是最容易引起TDDB破壞(TDDB壽命下降)的部位。