[發明專利]用于形成熔斷器的方法

有效

• 申請號: 201380005216.0
• 申請日: 2013-01-10
• 公開（公告）號: CN104040711B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 鮑軍靜;G·波尼拉;考施克·查恩達;塞繆爾·S.·喬伊;羅納德.G.非利普;斯特凡·格魯諾夫;N·E·勒斯蒂格;丹·默伊;安德魯.H.西蒙
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L23/62
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 申發振

技術領域

本發明涉及集成電路的電子熔斷器(e-fuse)。更特別地，本發明涉及形成于后段制程(BEOL)的互連金屬層內的電子熔斷器。

背景技術

在先進的集成電路技術中，電子熔斷器已經實現于多晶硅(PC)級別上。在編程期間，持續時間短的高電流脈沖能夠通過電子熔斷器結構以不可逆地使硅化物遷移至PC的頂部，從而導致電阻變化并且從而充當可編程的熔斷器。但是，隨著縮放繼續進行到更緊密的間距，變得越來越難以用高k值的金屬柵過程(metal gate processes)來為某些器件集成方案實現PC級別的電子熔斷器。正因如此，存在著實現金屬互連級別的電子熔斷器(即，后段或者“BEOL電子熔斷器”)并且使用電遷移現象(EM)來對熔斷器編程的驅動。

常規的BEOL電子熔斷器結構包括用于連接上線路122和下線路112的通孔124，如圖1A所示。線路122能夠被連接以作為電子熔斷器的陽極來執行，而線路112能夠被連接以作為陰極來執行，電子經由通孔124從線路112流到線路122。通孔124能夠是單一通孔或堆疊通孔。在實現BEOL電子熔斷器方面存在若干挑戰。舉個例說，至少部分地由于與銅互連一起使用的內襯材料(例如，鉭(Ta)和氮化鉭(TaN))必須連同銅一起燒斷以便實現適當的熔斷器編程的事實，對BEOL電子熔斷器編程與PC電子熔斷器相比可能需要更大的電流。Thei等人的美國專利公開2005/0285222 A1建議通過有意使通孔224相對于下線路212(或者相對于上線路222或相對于兩者)不對準來允許在較低的電流下對電子熔斷器編程，如圖2A所示(示于Thei等人的圖14a)。當偏移距離“D”時，在通孔/線路的界面處的接觸面積X被減 小，這在理論上會將電流密度集中于該界面處。但是這種方法并不可靠，因為接觸面積在處理期間還能夠垂直延伸以包含面積Y(見圖2B)。這種通孔偏移設計還會使得該結構容易受對鄰近電路元件的電流泄漏影響，從而降低可靠性和產量。而且，這種相對于上線路222的失準需要單鑲嵌工藝，這會增加制造成本。

除了需要相對高的編程電流外，有關常規的BEOL電子熔斷器的另一問題是控制空隙(void)的位置。與電子熔斷器元件相鄰的線路級特征件能夠是相當接近的，使得當通過BEOL電子熔斷器的編程浪涌導致空隙以斷開線路122時，上覆蓋層(未示出)或電介質125可能會被破壞，并且這能夠允許對相鄰的線路級特征件的電流泄漏。讓空隙出現于通孔124內是優選的，并且能夠通過確保編程浪涌與在電通路的其他部分內相比在通孔內產生更大的電流密度來提升。一個選項是設計通孔124使其具有比線路122小的截面，但是當線路在最小光刻尺寸下制成時，在最緊密的間距級別下，光刻無法形成這樣的“較小截面的通孔”。

在現有技術的集成電路中，可獲得的最先進的光刻技術被用來形成半導體器件，以及最低的互連級別(例如，“M1”和“M2”)。能夠通過光刻技術來圖形化的最小的布線尺寸(也稱為臨界尺寸或“CD”或者“基本準則(groundrule)”尺寸)與由該光刻技術制成的器件尺寸相關聯。根據“國際半導體技術路線圖(2010更新)(International Technology Roadmap for Semiconductors,2010update)”，表1示出了所預期的器件柵極長度以及在M1下的相應布線間距，該“國際半導體技術路線圖(2010更新)”通過引用的方式并入本文。

表1.INTC6MPU互連技術要求

如圖1B所示(至少在最緊密的間距互連層內)，最小值或光刻間距是最小線路寬度“W”(基本準則的線路寬度)與在相鄰特征件之間的最小間隔“S”(基本準則的空間)之和。具有比半間距小的尺寸的結構在此應當稱為“亞光刻(sub-lithographic)”或“亞基本準則(sub-groundrule)”結構。

人們已經提出各種技術來形成亞光刻通孔，例如，Li等人的美國專利7696085公開了在通過在標準尺寸下圖形化通孔開口，然后使用自組裝嵌段共聚物(“SABC”)從后面來填充開口而形成的雙鑲嵌金屬互連結構中的亞光刻通孔。SABC的沉積和圖形化增加了過程的步驟、復雜性和費用。