[實(shí)用新型]主板測(cè)試元件和主板測(cè)試系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201320879277.7
• 申請(qǐng)日: 2013-12-27
• 公開(kāi)（公告）號(hào): CN203786260U
• 公開(kāi)（公告）日: 2014-08-20
• 發(fā)明（設(shè)計(jì)）人: 黃美紅;李鵬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 龍芯中科技術(shù)有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 劉芳

技術(shù)領(lǐng)域

本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種主板測(cè)試元件和主板測(cè)試系統(tǒng)。?

背景技術(shù)

在計(jì)算機(jī)主板研發(fā)中，例如在處理器平臺(tái)計(jì)算機(jī)主板研發(fā)過(guò)程中需要對(duì)主板進(jìn)行穩(wěn)定性和可靠性測(cè)試，現(xiàn)有技術(shù)中，可以將一應(yīng)用程序的代碼燒錄在主板的存儲(chǔ)芯片中，主板可以通過(guò)運(yùn)行存儲(chǔ)在存儲(chǔ)芯片中的應(yīng)用程序代碼對(duì)該主板的穩(wěn)定性和可靠性進(jìn)行測(cè)試。然而，如果還需要通過(guò)其它應(yīng)用程序來(lái)測(cè)試主板的穩(wěn)定性和可靠性時(shí)，則將主板的存儲(chǔ)芯片中已存儲(chǔ)的應(yīng)用程序的代碼抹除，再將新的應(yīng)用程序的代碼燒錄在該主板的存儲(chǔ)芯片，然后主板通過(guò)運(yùn)行存儲(chǔ)在存儲(chǔ)芯片中的新的應(yīng)用程序代碼對(duì)該主板的穩(wěn)定性和可靠性進(jìn)行測(cè)試，造成主板的測(cè)試效率低下。?

實(shí)用新型內(nèi)容

本實(shí)用新型提供一種主板測(cè)試元件和主板測(cè)試系統(tǒng)，用于提高主板的測(cè)試效率。?

一方面，本實(shí)用新型提供的主板測(cè)試元件，包括：?

一第一基板、一第一電連接器與一測(cè)試芯片，所述第一電連接器與所述測(cè)試芯片都設(shè)置在所述第一基板上，且所述第一電連接器電性連接所述測(cè)試芯片；其中，?

所述測(cè)試芯片用于存儲(chǔ)測(cè)試主板的應(yīng)用程序代碼；?

所述第一電連接器用于與主板的第二電連接器相電性連接，以使所述主板的中央處理器CPU得以通過(guò)所述第二電連接器調(diào)用所述主板測(cè)試元件中的所述測(cè)試芯片對(duì)所述主板進(jìn)行測(cè)試。?

如上所述的主板測(cè)試元件，所述第一電連接器包括兩排針腳，每排針腳?包括N個(gè)針腳，所述N為大于或等于4的整數(shù)；?

所述測(cè)試芯片具有串行外設(shè)接口SPI接口；所述第一電連接器中的4個(gè)針腳分別與所述測(cè)試芯片的SPI接口的使能信號(hào)線、數(shù)據(jù)輸出線、數(shù)據(jù)輸入線、時(shí)鐘信號(hào)線連接。?

如上所述的主板測(cè)試元件，所述第一電連接器的一個(gè)針腳與所述測(cè)試芯片的供電電源線連接，以使所述主板對(duì)所述測(cè)試芯片進(jìn)行供電，所述連接所述測(cè)試芯片的供電電源線的針腳相異于所述連接所述測(cè)試芯片的SPI接口的4個(gè)針腳。?

第二方面，本實(shí)用新型提供的主板測(cè)試系統(tǒng)，包括：一主板測(cè)試元件，具有一第一基板、一第一電連接器與一測(cè)試芯片，所述第一電連接器與所述測(cè)試芯片都設(shè)置在所述第一基板上，且所述第一電連接器電性連接所述測(cè)試芯片，所述測(cè)試芯片用于存儲(chǔ)測(cè)試主板的應(yīng)用程序代碼；?

一主板，具有一第二電連接器，所述第二電連接器設(shè)置在所述主板上，所述第二電連接器電性連接所述主板的CPU；?

其中，所述第一電連接器與所述第二電連接器為相電性連接，以使所述主板的CPU得以調(diào)用所述主板測(cè)試元件中的所述測(cè)試芯片對(duì)所述主板進(jìn)行測(cè)試。?

如上所述的主板測(cè)試系統(tǒng)，所述第一電連接器直接地結(jié)合所述第二電連接器。?

如上所述的主板測(cè)試系統(tǒng)，還包括一連接件，所述連接件的兩側(cè)分別電性連接所述第一電連接器及所述第二電連接器。?

如上所述的主板測(cè)試系統(tǒng)，所述第一電連接器包括兩排針腳，所述第二電連接器包括兩排針腳，每排針腳包括N個(gè)針腳，所述連接件的兩側(cè)分別包括兩排針孔，每排針孔包括N個(gè)針孔，所述N為大于或等于4的整數(shù)；?

所述測(cè)試芯片具有串行外設(shè)接口SPI接口；所述第一電連接器中的4個(gè)針腳分別與所述測(cè)試芯片的SPI接口的使能信號(hào)線、數(shù)據(jù)輸出線、數(shù)據(jù)輸入線、時(shí)鐘信號(hào)線連接；?

所述CPU具有SPI接口；所述第二電連接器中的4個(gè)針腳分別與所述CPU的SPI接口的使能信號(hào)線、數(shù)據(jù)輸出線、數(shù)據(jù)輸入線、時(shí)鐘信號(hào)線連接。?

如上所述的主板測(cè)試系統(tǒng)，所述第一電連接器中連接所述測(cè)試芯片的SPI?接口的4個(gè)針腳的位置，與，所述第二電連接器中連接所述CPU的SPI接口的4個(gè)針腳的位置相同。?

如上所述的主板測(cè)試系統(tǒng)，所述第一電連接器的一個(gè)針腳與所述測(cè)試芯片的供電電源線連接，所述第二電連接器中的一個(gè)針腳與所述主板的電源電性連接，以使所述主板對(duì)所述測(cè)試芯片進(jìn)行供電，所述連接所述測(cè)試芯片的供電電源線的針腳相異于所述連接所述測(cè)試芯片的SPI接口的4個(gè)針腳，所述電性連接所述主板的電源的針腳相異于所述連接所述CPU的SPI接口的4個(gè)針腳。?

如上所述的主板測(cè)試系統(tǒng)，所述主板的存儲(chǔ)芯片具有SPI接口；所述第二電連接器中的一個(gè)針孔與所述主板的存儲(chǔ)芯片的SPI接口的使能信號(hào)線連接，所述電性連接所述存儲(chǔ)芯片的SPI接口的使能信號(hào)線的針腳相異于所述連接所述CPU的SPI接口連接的4個(gè)針腳；?