[實用新型]一種優化柵N溝道VDMOS功率器件有效
| 申請號: | 201320867049.8 | 申請日: | 2013-12-26 |
| 公開(公告)號: | CN203644787U | 公開(公告)日: | 2014-06-11 |
| 發明(設計)人: | 陳利;高耿輝 | 申請(專利權)人: | 廈門元順微電子技術有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06 |
| 代理公司: | 廈門市精誠新創知識產權代理有限公司 35218 | 代理人: | 黃國強 |
| 地址: | 361000 福建省廈*** | 國省代碼: | 福建;35 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 優化 溝道 vdmos 功率 器件 | ||
技術領域
本實用新型涉及一種VDMOS功率器件,屬于微電子技術領域。
背景技術
VDMOS功率器件由于具有高輸入阻抗、高開關速度快、低驅動電流小、優越的頻率特性以及低噪聲等優點,已廣泛應用于高頻功率電子技術領域,其中作為開關電源中的開關器件是它的重要用途之一。
但是常規的VDMOS功率器件因其技術條件的限制,具有天生的缺點,即導通電阻隨耐壓的增長導致功耗的急劇增加。因此,目前對于高頻VDMOS功率器件的實現,還是設計上的一個難點。為了減小VDMOS功率器件本身的功率損耗,希望VDMOS功率器件的導通電阻越小越好;同時為了提高應用頻率,要求VDMOS的寄生電容,尤其是器件元胞P阱間的柵漏電容也要盡可能小。
因此,對于高頻VDMOS功率器件的設計,需要解決耐壓、導通電阻和寄生電容三者的矛盾,要求VDMOS功率器件的各個結構參數做到盡可能的最優化設計,從而實現最優性能。
實用新型內容
因此,針對上述的問題,本實用新型提出一種優化柵N溝道VDMOS功率器件,對現有的VDMOS功率器件的結構進行改進,實現最優化設計,從而減小VDMOS功率器件本身的功率損耗。
為了解決上述技術問題,本實用新型所采用的技術方案是,一種優化柵N溝道VDMOS功率器件,包括n型襯底、位于n型襯底背面的第一金屬電極、位于n型襯底正面的n型外延層、位于n型外延層上的優化柵結構、以及位于優化柵結構上的第二金屬電極,第一金屬電極作為該VDMOS功率器件的漏極,第二金屬電極作為該VDMOS功率器件的源極;其中,所述優化柵結構包括p阱、n-?jfet區、柵氧化層、多晶硅柵、n+源區以及p+接觸區,p阱設于n型外延層內;n+源區和p+接觸區設于p阱內;多晶硅柵設置于n型外延層的上方;n-?jfet區設置于多晶硅柵的下方,且設于p阱的元胞之間;柵氧化層設置于多晶硅柵和n型外延層之間。
進一步的,所述p阱包括p阱A注入區和p阱B注入區,p阱A注入區包覆n+源區和p+接觸區,p阱B注入區設于p阱A注入區和n-?jfet區之間。
進一步的,所述優化柵結構還包括絕緣保護層,該絕緣保護層覆蓋在所述n型外延層上,且包覆所述多晶硅柵。進一步的,所述絕緣保護層是低溫淀積絕緣保護層。更進一步的,所述絕緣保護層是摻磷二氧化硅絕緣保護層。
進一步的,為了考慮重摻雜n型襯底的反擴散,提高器件擊穿電,所述n型外延層的厚度范圍是48um-58um。優選的,所述n型外延層的厚度是52um。
與普通VDMOS功率器件相比,本實用新型具有如下有益效果:通過設置p阱A注入區和p阱B注入區實現的p阱,可利用多晶硅柵各向同性刻蝕工藝對p阱進行兩次注入,有效控制p阱退火后的橫向擴散結深,實現了短柵即短p阱元胞間距目的,從而降低反向傳輸電容Crss,提高器件的開關速度;同時該結構還增大了n-?jfet區,從而提高了jfet注入劑量,進而抑制了因短多晶硅柵結構而導致的n-?jfet區電阻增大效應。因此,本實用新型通過采用上述結構,有效的解決了耐壓、導通電阻和寄生電容三者的矛盾,減小了VDMOS功率器件本身的功率損耗。本實用新型具有結構簡單,制備方便,成本低和產品質量易保證等諸多優點,具有很強的經濟性和實用性。
附圖說明
圖1是優化柵N溝道VDMOS功率器件的內部結構示意圖。
具體實施方式
現結合附圖和具體實施方式對本實用新型進一步說明。
作為一個具體實例,參見圖1,本實用新型的一種優化柵N溝道VDMOS功率器件,包括重摻雜n型襯底1、n型外延層2、n-?jfet區3、柵氧化層4、多晶硅柵5、p阱6、p+接觸區7、n+源區8、摻磷二氧化硅絕緣保護層9、第二金屬電極10、第一金屬電極11。p阱6包括p阱A注入區6a和p阱B注入區6b。
其中,第一金屬電極11,亦可稱為漏極金屬電極,作為該VDMOS功率器件的漏極;n型襯底1,設置于所述第一金屬電極11上;n型外延層2,設置于所述n型襯底1上;n-?jfet區3,設置于多晶硅柵5下方,p阱6元胞之間;柵氧化層4,設置于多晶硅柵5和n型外延層2之間;多晶硅柵5,設置于n型外延層2上方;p阱A注入區6a和p阱B注入區6b設置于所述n型外延層2內;p+接觸區7,設置于p阱6內;n+源區8,設置于p阱6內;摻磷二氧化硅絕緣保護層9覆蓋在所述n型外延層2上,且包覆所述多晶硅5;第二金屬電極10,亦可稱為源極金屬鋁電極,作為該VDMOS功率器件的源極。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于廈門元順微電子技術有限公司,未經廈門元順微電子技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320867049.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





