[實用新型]一種疊層芯片的晶圓級銅凸塊封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201320824437.8
• 申請日: 2013-12-12
• 公開（公告）號: CN203690288U
• 公開（公告）日: 2014-07-02
• 發(fā)明（設(shè)計）人: 俞國慶;邵長治;嚴(yán)怡媛;陳俊飛
• 申請（專利權(quán)）人: 寧波芯健半導(dǎo)體有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 上海泰能知識產(chǎn)權(quán)代理事務(wù)所 31233
• 代理人: 宋纓;孫健

技術(shù)領(lǐng)域

本實用新型涉及半導(dǎo)體封裝技術(shù)領(lǐng)域中的晶圓級封裝，特別是涉及一種疊層芯片的晶圓級銅凸塊封裝結(jié)構(gòu)。

背景技術(shù)

目前的封裝技術(shù)依然是傳統(tǒng)封裝為主流，雖然進入21世紀(jì)以后，圓片級先進封裝在影像傳感器、閃存、邏輯器件及功率芯片等行業(yè)得到了大規(guī)模的應(yīng)用，先進封裝的市場份額也逐年保持高速增長，但是先進封裝在技術(shù)上還存在許多不足，還有不少技術(shù)上的難題需要解決，在這些難題解決前，一些芯片還必須選用傳統(tǒng)技術(shù)進行封裝。

微電子行業(yè)以符合摩爾定律的速度在發(fā)展，決定了在單顆芯片上集成了更多的場效應(yīng)管、各種電阻、電容器件及邏輯關(guān)系，也造成了在更小的單顆芯片上會有更多地對外電性連接點（pad）需要做對外連接，且隨著高頻信號的使用增多，特別是在通訊芯片及MEMS（微機電系統(tǒng)）行業(yè)，對信號串?dāng)_、噪聲的要求逐漸提高，對單顆芯片上擁有更多的功能模塊集成也提出了更多地要求，所以在避免串?dāng)_、降低噪聲的基礎(chǔ)上，單芯片上集成更多功能模塊的芯片也越來越多，但受制于晶圓級封裝技術(shù)的一些行業(yè)難題，此類芯片之前全部選用傳統(tǒng)封裝技術(shù)進行芯片封裝，疊層結(jié)構(gòu)的晶圓減薄、切割之后進行單顆芯片的粘片，然后通過多層布線的方式來進行電性連接。

但是，隨著消費類電子，更小、更薄、更低功耗、更低成本的發(fā)展趨勢，對半導(dǎo)體封裝行業(yè)的要求也越來越高，半導(dǎo)體封裝也朝著高集成度、高密度、更薄、更小、更低功耗、更低成本的方向發(fā)展。傳統(tǒng)封裝技術(shù)的局限性也逐漸凸顯，封裝后的芯片尺寸過大、過厚、信噪比高、寄生電容高、成本高等問題也受到了越來越多的質(zhì)疑。

實用新型內(nèi)容

本實用新型所要解決的技術(shù)問題是提供一種疊層芯片的晶圓級銅凸塊封裝結(jié)構(gòu)，解決傳統(tǒng)封裝所帶來的尺寸、性能、成本等問題。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：提供一種疊層芯片的晶圓級銅凸塊封裝結(jié)構(gòu)，包括疊層芯片，所述疊層芯片包括第一硅承載層和第二硅承載層，所述第二硅承載層鋪設(shè)在所述第一硅承載層的底部形成凸起區(qū)域；所述第一硅承載層的底部和凸起區(qū)域上均生長有電性隔絕層，所述第一硅承載層的底部上的電性隔絕層上留有第一開口；所述第一開口中設(shè)有第一電性連接點；所述凸起區(qū)域上的電性隔絕層上留有第二開口；所述第二開口中設(shè)有第二電性連接點；所述電性隔絕層上生長有光阻層；所述光阻層上生長有金屬層；所述金屬層覆蓋所述第一電性連接點和第二電性連接點；所述第一電性連接點上通過多次電鍍形成第一銅凸塊；所述第二電性連接點上通過多次電鍍形成第二銅凸塊；所述第一銅凸塊和第二銅凸塊頂部處于同一水平面；所述第一銅凸塊和第二銅凸塊的頂部生長有等高度的金屬球。

所述光阻層覆蓋凸起區(qū)域的側(cè)面。

所述銅凸塊為方形或圓形。

所述凸起區(qū)域高出所述第一硅承載層底部20-40微米。

所述第一銅凸塊的高度為80-120微米；所述第二銅凸塊的高度為40-100微米。

所述光阻層的厚度為10-15微米。

所述金屬層的厚度為1-2微米。

所述金屬層覆蓋凸起區(qū)域的側(cè)面。

有益效果

由于采用了上述的技術(shù)方案，本實用新型與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點和積極效果：本實用新型能夠避免不同功能模塊之間的信號串?dāng)_及高頻噪聲，對應(yīng)的，凸起部分及芯片底部各有對外電性連接點，且這些對外電性連接點不在同一層面上，對應(yīng)此結(jié)構(gòu)，本發(fā)明應(yīng)用了銅凸塊(copper?pillar)的多次分布，以達成凸起區(qū)域上的銅凸塊和芯片底部銅凸塊的高度一致，并且運用了霧化光阻涂布技術(shù)，保證了凸起區(qū)域側(cè)壁的光阻覆蓋性。使用銅凸塊作為對外電性連接，可以在更小的芯片尺寸上排布更多的對外電性連接點，使單位面積內(nèi)焊墊排布更為密集，從而得到集成度更高、串?dāng)_更小、噪聲更低的封裝模塊、制造成本也大幅度降低。

附圖說明

圖1是本實用新型的疊層多功能芯片的剖面示意圖；

圖2是本實用新型的疊層芯片涂覆光阻后光刻圖形轉(zhuǎn)移后的剖面示意圖；

圖3是本實用新型的疊層芯片濺射金屬后的剖面示意圖；

圖4是本實用新型的第一次厚光刻膠涂覆并且光刻圖形轉(zhuǎn)移后的結(jié)構(gòu)主視圖；

圖5是本實用新型的芯片底部電鍍后的剖面示意圖；

圖6是本實用新型的第二次厚光刻膠涂布及光刻圖形轉(zhuǎn)移后的剖面示意圖；

圖7是本實用新型的第二次電鍍的剖面示意圖；

圖8是本實用新型的成品剖面示意圖；

圖9是本實用新型的成品平面示意圖。

具體實施方式