[實用新型]測試結構

有效

• 申請號: 201320804311.4
• 申請日: 2013-12-09
• 公開（公告）號: CN203631540U
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 王喆
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/26
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種測試結構，用于監測半導體芯片的性能穩定性，其特征在于，所述測試結構包括多個測試單元，所述測試單元包括PMOS、NMOS、公共柵極、N型襯底以及多個通孔連線，其中，所述PMOS和NMOS平行并保持一定間距，所述公共柵極形成于所述PMOS和NMOS之上，所述NMOS位于所述N型襯底之上，所述通孔連線分別位于所述NMOS、PMOS以及N型襯底之上，所述NMOS包括一預摻雜區，所述預摻雜區具有預定寬度。

2.如權利要求1所述的測試結構，其特征在于，所述測試單元的個數范圍是1～100個。

3.如權利要求2所述的測試結構，其特征在于，每一個測試單元內的預摻雜區的預定寬度均相異。

4.如權利要求2所述的測試結構，其特征在于，所述預摻雜區的預定寬度分別是S-6σ～S+6σ，所述S為實際生產中預定寬度，σ為實際生產中預定寬度的均方差。

5.如權利要求2所述的測試結構，其特征在于，所述通孔連線包括NMOS通孔連線、PMOS通孔連線以及N型襯底通孔連線，所述NMOS通孔連線位于所述NMOS之上，所述PMOS通孔連線位于所述PMOS之上，所述N型襯底通孔連線位于所述N型襯底之上。

6.如權利要求5所述的測試結構，其特征在于，所述NMOS通孔連線為兩個，分別位于所述NMOS的源極、漏極兩端。

7.如權利要求6所述的測試結構，其特征在于，所述PMOS通孔連線為兩個，分別位于所述PMOS的源極、漏極兩端。

8.如權利要求7所述的測試結構，其特征在于，將位于所述NMOS和PMOS源極的通孔連線使用金屬互連線連接在一起。

9.如權利要求5所述的測試結構，其特征在于，將位于所述PMOS漏極的通孔連線使用金屬互連線連接在一起。

10.如權利要求5所述的測試結構，其特征在于，將所述N型襯底通孔連線使用金屬互連線連連接在一起。

11.如權利要求1所述的測試結構，其特征在于，所述測試結構還包括P型襯底，所述P型襯底包圍所述測試單元。

12.如權利要求11所述的測試結構，其特征在于，所述P型襯底上形成有多個通孔連線。

13.如權利要求1所述的測試結構，其特征在于，所述測試結構中形成有介質層進行隔離。

14.如權利要求1所述的測試結構，其特征在于，所述測試單元為反相器。