[實用新型]抑制高速比較器火花碼和亞穩態的電路結構

有效

• 申請號: 201320721475.0
• 申請日: 2013-11-13
• 公開（公告）號: CN203590202U
• 公開（公告）日: 2014-05-07
• 發明（設計）人: 馬輝;應祖金;蔣賽尖
• 申請（專利權）人: 無錫思泰迪半導體有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/06
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 杜丹盛

技術領域

本實用新型涉及高速模數轉換器領域，尤其涉及FLASH?ADC模數轉換器，具體為一種抑制高速比較器火花碼和亞穩態的電路結構。

背景技術

隨著通信系統的時鐘頻率日益提高，模數轉換器的時鐘頻率也隨之增高，而FLASH?ADC是實現超高速ADC的通用方法。FLASH?ADC的性能主要取決于比較器，比較器的亞穩態輸出和火花碼的出現會直接影響FLASH?ADC的性能。

比較器的亞穩態是造成轉換誤差的重要原因。比較器的響應時間與輸入差分信號的幅值成反比，如果A/D轉換器的輸入信號的瞬時值與一個比較器的參考電壓值很接近，則這個比較器在很長時間內不能穩定，就會出現亞穩態。

輸入電壓與各級比較器參考電壓比較后，在比較器的輸出端產生最初的比較結果，成為溫度計碼。由于各種非理想因素的存在，溫度計碼中可能出現1-0翻轉，即比較器的輸出為非單調，產生火花碼。當比較器的速度比較快，輸入端的電壓比較小的時候，比較器的輸出達到穩定的狀態需要一定的時間，比較器的亞穩態效應就標定了比較器的這個指標。

比較器的另一個問題就是火花碼，其原因是由于比較器的輸出陣列不單調造成的，以十五位比較器輸出碼為例，分別記為t1，t2，t3，…，t14，t15，圖1為傳統的二進制編碼方法，其可以抑制火花碼，但是不能抑制比較器的不定態。在模數轉換器中，比較器的輸出為溫度計碼，用0000……1111…….來對應比較器的模擬輸入。圖2是一種把溫度計碼先轉換成格雷碼，然后再轉換為二進制碼，格雷碼編碼電路中包括二輸入與非門2，反相器3，與非門4和同或門5，輸入端設置八個二輸入與非門，分別輸入GND和t8、t4和t12、t10和t14、t2和t6、t13和t15、t9和t11、t5和t7、t1和t3，輸出端輸出四位格雷碼d3d2d1d0，此種編碼方式可以有效抑制亞穩態，但是格雷碼編碼的輸出端是以比較器陣列的輸出碼為前提的，所以這種編碼方式不能抑制火花碼。

發明內容

為了解決上述問題，本實用新型提供了一種抑制高速比較器火花碼和亞穩態的電路結構，其結構簡單，降低編碼復雜度，能夠有效地抑制高速比較器火花碼和亞穩態。

其技術方案是這樣的：一種抑制高速比較器火花碼和亞穩態的電路結構，其包括格雷碼編碼電路，所述格雷碼編碼電路包括輸入端和輸出端，所述格雷碼編碼電路的輸入端包括多個二輸入與非門，其特征在于，與所述格雷碼編碼電路的輸出端最高位連接的所述二輸入與非門的一個輸入端接地、另一個輸入端設置二輸入或門，其他所述二輸入與非門的輸入端分別設置二輸入或門，所述二輸入或門的輸出端連接所述二輸入與非門的輸入端。

其進一步特征在于，所述格雷碼編碼電路輸入端包括八個所述二輸入與非門；

所述二輸入或門的兩個輸入端分別輸入對應的所述格雷碼電路的輸入端的比較器輸出碼與所述比較器輸出碼的高一位輸出碼，輸入所述比較器輸出碼最高位的二輸入或門的另一個輸入端接地。

采用本實用新型的結構后，每個格雷碼編碼電路的輸入端處的二輸入與非門處設置二輸入或門，二輸入或門的輸出端連接格雷碼編碼電路的輸入端，二輸入或門的兩個輸入端分別連接格雷碼電路輸入端的比較器輸出與比較器輸出的高一位輸出，通過二輸入或門的設置，把比較器輸入碼中的火花碼0用1來代替，比較器輸出碼通過或門的會重新輸出溫度計碼，通過格雷碼編碼電路轉換為格雷碼，其結構簡單，降低編碼復雜度，能夠有效地抑制高速比較器火花碼和亞穩態。

附圖說明

圖1為傳統二進制編碼方法；

圖2為格雷碼編碼電路；

圖3為本發明電路示意圖。

具體實施方式