[實(shí)用新型]半導(dǎo)體器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201320717901.3
• 申請(qǐng)日: 2013-11-14
• 公開(kāi)（公告）號(hào): CN203553170U
• 公開(kāi)（公告）日: 2014-04-16
• 發(fā)明（設(shè)計(jì)）人: 魏琰
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L27/146
• 分類號(hào): H01L27/146;H01L21/8238
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

技術(shù)領(lǐng)域

本實(shí)用新型涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件。

背景技術(shù)

在先進(jìn)的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）產(chǎn)業(yè)中，隨著22nm及更小尺寸的到來(lái)，以及電子行業(yè)對(duì)產(chǎn)品性能需求的日益提高，業(yè)內(nèi)需要盡可能的提高NMOS和PMOS的性能，以獲得一席之地。

目前的情況是，PMOS的飽和電流要比NMOS低，于是PMOS的性能成為制約CMOS整體性能的一個(gè)因素。這是由于空穴的遷移率要比電子的遷移率差。因此，例如應(yīng)力技術(shù)被運(yùn)用到CMOS工藝中，以希望得到理想的器件。

在現(xiàn)有工藝中，對(duì)于NMOS而言，通常是采用施加拉應(yīng)力的方法，而對(duì)于PMOS而言，則是采用施加壓應(yīng)力的方法，例如在NMOS中，填充SiC，在PMOS中，填充SiGe，或者在NMOS中形成拉應(yīng)力層（通常為contact?etch?stop?layer，CESL），在PMOS中形成壓應(yīng)力層（通常為double?stress?layer，DSL），以分別產(chǎn)生拉應(yīng)力和壓應(yīng)力，從而達(dá)到提高遷移率的效果。

上述方法確實(shí)對(duì)提高器件的性能起到了較佳的作用，然而如何在此基礎(chǔ)上進(jìn)一步改善，以期進(jìn)一步提高器件性能，是所需要解決的。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于，提供一種半導(dǎo)體器件，以提高PMOS的遷移率，提升產(chǎn)品的性能。

為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種半導(dǎo)體器件，包括：

襯底，所述襯底至少包括有N阱及STI；所述襯底上形成有柵極多晶硅，所述柵極多晶硅覆蓋部分所述N阱及部分STI；所述N阱上形成有第一應(yīng)力層和第二應(yīng)力層，所述第一應(yīng)力層覆蓋所述柵極多晶硅位于所述N阱上的部分；所述第二應(yīng)力層覆蓋所述第一應(yīng)力層外的其他區(qū)域；其中，所述第一應(yīng)力層在L方向提供壓應(yīng)力，所述第二應(yīng)力層在W方向提供拉應(yīng)力。

可選的，對(duì)于所述的半導(dǎo)體器件，所述第一應(yīng)力層為DSL層。

可選的，對(duì)于所述的半導(dǎo)體器件，所述DSL層的厚度為15-40nm。

可選的，對(duì)于所述的半導(dǎo)體器件，所述第二應(yīng)力層為CESL層。

可選的，對(duì)于所述的半導(dǎo)體器件，所述CESL層的厚度為15-40nm。

可選的，對(duì)于所述的半導(dǎo)體器件，所述柵極多晶硅兩側(cè)形成有側(cè)墻，所述CESL層覆蓋所述側(cè)墻。

可選的，對(duì)于所述的半導(dǎo)體器件，所述N阱中柵極多晶硅兩側(cè)形成有源漏極。

可選的，對(duì)于所述的半導(dǎo)體器件，所述襯底還包括P阱，所述P阱與N阱通過(guò)所述STI隔離，所述P阱上形成有柵極多晶硅，所述第二應(yīng)力層還覆蓋所述P阱。

與現(xiàn)有技術(shù)相比，本實(shí)用新型提供的半導(dǎo)體器件，在N阱上的柵極多晶硅上形成了兩種應(yīng)力層，從而使得第一應(yīng)力層在L方向產(chǎn)生壓應(yīng)力，第二應(yīng)力層在W方向產(chǎn)生拉應(yīng)力。相比現(xiàn)有技術(shù)，能夠進(jìn)一步提高PMOS的遷移率。更加顯著的，本實(shí)用新型由于是所述第一應(yīng)力層提供壓應(yīng)力，所述第二應(yīng)力層提供拉應(yīng)力，對(duì)于溝道寬度較窄的PMOS起到的作用尤為明顯。

附圖說(shuō)明

圖1-圖3為本實(shí)用新型一實(shí)施例中半導(dǎo)體器件在制造過(guò)程中器件結(jié)構(gòu)的L方向的截面圖；

圖4為本實(shí)用新型一實(shí)施例中半導(dǎo)體器件的N阱區(qū)域的俯視圖；

圖5為本實(shí)用新型一實(shí)施例中半導(dǎo)體器件的N阱區(qū)域的W方向的截面圖；

圖6為本實(shí)用新型一實(shí)施例中半導(dǎo)體器件的N阱區(qū)域的L方向的截面圖。

具體實(shí)施方式

下面將結(jié)合示意圖對(duì)本實(shí)用新型的半導(dǎo)體器件進(jìn)行更詳細(xì)的描述，其中表示了本實(shí)用新型的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實(shí)用新型，而仍然實(shí)現(xiàn)本實(shí)用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本實(shí)用新型的限制。

為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本實(shí)用新型由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本實(shí)用新型。根據(jù)下面說(shuō)明和權(quán)利要求書，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本實(shí)用新型實(shí)施例的目的。