[實(shí)用新型]基于SOPC的雙目視頻拼裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201320524570.1
• 申請(qǐng)日: 2013-08-27
• 公開(kāi)（公告）號(hào): CN203522895U
• 公開(kāi)（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: 歐陽(yáng)寧;張彤;莫建文;首照宇;呂東歡;袁華;陳利霞
• 申請(qǐng)（專利權(quán)）人: 桂林電子科技大學(xué)
• 主分類號(hào): H04N5/265
• 分類號(hào): H04N5/265;H04N7/18;H04N5/262
• 代理公司: 桂林市華杰專利商標(biāo)事務(wù)所有限責(zé)任公司 45112
• 代理人: 巢雄輝

技術(shù)領(lǐng)域

本實(shí)用新型涉及雙目視覺(jué)技術(shù)，具體是一種基于SOPC的雙目視頻拼接裝置。

背景技術(shù)

雙目視覺(jué)技術(shù)作為機(jī)器視覺(jué)的重要組成部分，一直是視頻拼接、工業(yè)檢測(cè)及三維重建等領(lǐng)域的研究熱點(diǎn)。近年來(lái)隨著雙目視覺(jué)技術(shù)的不斷發(fā)展，基于視頻采集卡與上位機(jī)的傳統(tǒng)解決方案由于成本高、通用性差、處理速度慢等缺點(diǎn)已無(wú)法滿足用戶需求，尤其在雙目視頻采集傳輸部分，無(wú)論是采用輪詢還是時(shí)分復(fù)用的方式，現(xiàn)有的設(shè)計(jì)方法都無(wú)法滿足系統(tǒng)在同步性和實(shí)時(shí)性上的設(shè)計(jì)要求。

專利文件“一種基于SOPC的雙路視頻融合處理裝置及其融合方法”(專利號(hào)CN102523389A)提出了一種通過(guò)SOPC系統(tǒng)實(shí)現(xiàn)雙路視頻融合的方法，但是其仍然使用傳統(tǒng)的設(shè)計(jì)方法，沒(méi)有將FPGA的并行性和SOPC在可編程性上的優(yōu)勢(shì)發(fā)揮出來(lái)，同步性及實(shí)時(shí)性無(wú)法保證，雙路視頻融合僅使用雙線性插值法，融合效果不佳。

現(xiàn)階段雙目視頻拼接裝置大多上位機(jī)參與處理，無(wú)法實(shí)現(xiàn)真正意義上的嵌入式雙目視頻拼接裝置，且又上位機(jī)軟件實(shí)現(xiàn)視頻拼接算法，執(zhí)行效率不高，在實(shí)時(shí)性和拼接效果上無(wú)法平衡。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的旨在解決上述技術(shù)缺陷。

為此，本實(shí)用新型的目的在于提出一種以FPGA為核心基于SOPC的雙目視頻拼接裝置，該裝置通過(guò)NiosII軟核處理器控制以Avalon-MM模塊形式封裝的各功能模塊，將采集到的雙路視頻數(shù)據(jù)實(shí)時(shí)拼接并顯示。

本實(shí)用新型的基于SOPC的雙目視頻拼接裝置，包括視頻采集裝置、視頻融合裝置、視頻傳輸裝置和上位機(jī)，其特征在于：一對(duì)CMOS圖像傳感器通過(guò)FPGA端口與一對(duì)雙目視頻采集模塊分別連接；一對(duì)雙目視頻采集模塊一起連接雙目視頻存儲(chǔ)模塊；雙目視頻存儲(chǔ)模塊輸出端的一路經(jīng)特征提取協(xié)處理器與雙目視頻輸出模塊相連接，另一路與雙目視頻顯示模塊相連接；雙目視頻輸出模塊還分別連接NiosII處理器和上位機(jī)，雙目視頻顯示模塊還連接VGA顯示器。

其中，雙目視頻采集模塊主要包括CMOS圖像傳感器初始化控制器與Avalon流模式視頻采集控制器，二者通過(guò)Avalon總線連接。一對(duì)雙目視頻采集模塊分別連接至一對(duì)CMOS圖像傳感器CMOS_1和CMOS_2對(duì)應(yīng)的DMA控制器DMA_1和DMA_2。

所述的雙目視頻顯示模塊主要包括VGA顯示時(shí)序發(fā)生器和緩存數(shù)據(jù)的異步FIFO，二者通過(guò)Avalon總線連接；VGA顯示時(shí)序發(fā)生器通過(guò)D/A轉(zhuǎn)換芯片連接VGA顯示器。

所述的雙目視頻輸出模塊主要包括異步FIFO緩存器和與之連接的Avalon流模式視頻輸出控制器。將USB芯片通過(guò)FPGA端口與雙目視頻輸出模塊連接，設(shè)置USB芯片為Slave?FIFO從機(jī)模式。

所述的雙目視頻存儲(chǔ)模塊主要是以兩片SDRAM為核心的與之對(duì)應(yīng)的兩組DMA控制器DMA_1和DMA_2。雙目視頻存儲(chǔ)模塊通過(guò)FPGA端口與兩片SDRAM相連。

所述的特征提起協(xié)處理器包括低通濾波模塊及其后順序連接的求導(dǎo)計(jì)算模塊、興趣值計(jì)算及鄰域非極大值抑制模塊；

低通濾波器模塊采用改進(jìn)后的模塊：