[實用新型]基于SOPC的雙目視頻拼裝置

有效

• 申請?zhí)枺?/td>: 201320524570.1
• 申請日: 2013-08-27
• 公開（公告）號: CN203522895U
• 公開（公告）日: 2014-04-02
• 發(fā)明（設(shè)計）人: 歐陽寧;張彤;莫建文;首照宇;呂東歡;袁華;陳利霞
• 申請（專利權(quán)）人: 桂林電子科技大學(xué)
• 主分類號: H04N5/265
• 分類號: H04N5/265;H04N7/18;H04N5/262
• 代理公司: 桂林市華杰專利商標(biāo)事務(wù)所有限責(zé)任公司 45112
• 代理人: 巢雄輝

1.基于SOPC的雙目視頻拼接裝置，包括視頻采集裝置、視頻融合裝置、視頻傳輸裝置和上位機(jī)，其特征在于：一對CMOS圖像傳感器通過FPGA端口與一對雙目視頻采集模塊分別連接；一對雙目視頻采集模塊一起連接雙目視頻存儲模塊；雙目視頻存儲模塊輸出端的一路經(jīng)特征提取協(xié)處理器與雙目視頻輸出模塊相連接，另一路與雙目視頻顯示模塊相連接；雙目視頻輸出模塊還分別連接NiosII處理器和上位機(jī)，雙目視頻顯示模塊還連接VGA顯示器。

2.根據(jù)權(quán)利要求1的裝置，其特征在于：一對雙目視頻采集模塊分別連接至一對CMOS圖像傳感器CMOS_1和CMOS_2對應(yīng)的DMA控制器DMA_1和DMA_2；雙目視頻采集模塊主要包括CMOS圖像傳感器初始化控制器與Avalon流模式視頻采集控制器，二者通過Avalon總線連接。

3.根據(jù)權(quán)利要求1的裝置，其特征在于：雙目視頻顯示模塊主要包括VGA顯示時序發(fā)生器和緩存數(shù)據(jù)的異步FIFO，二者通過Avalon總線連接；VGA顯示時序發(fā)生器通過D/A轉(zhuǎn)換芯片連接VGA顯示器。

4.根據(jù)權(quán)利要求1的裝置，其特征在于：將USB芯片通過FPGA端口與雙目視頻輸出模塊連接，設(shè)置USB芯片為Slave?FIFO從機(jī)模式；雙目視頻輸出模塊主要包括異步FIFO緩存器和與之連接的Avalon流模式視頻輸出控制器。

5.根據(jù)權(quán)利要求1的裝置，其特征在于：雙目視頻存儲模塊通過FPGA端口與兩片SDRAM相連；雙目視頻存儲模塊主要是以兩片SDRAM為核心的與之對應(yīng)的兩組DMA控制器DMA_1和DMA_2。

6.根據(jù)權(quán)利要求1的裝置，其特征在于：特征提起協(xié)處理器包括低通濾波模塊及其后順序連接的求導(dǎo)計算模塊、興趣值計算及鄰域非極大值抑制模塊；低通濾波器模塊采用改進(jìn)后的模塊：

(1/32)×0111012221124211222201110,]]>

求導(dǎo)計算模塊采用將X與Y方向的求導(dǎo)模板[-1，-2，0，2，1]和[-1，-2，0，2，1]^T合并成的5×5的模板：

00-10000-200-1-202100-20000100,]]>

興趣值的鄰域非極大值抑制模塊使用3條Line?Buffer和一個3×3的D觸發(fā)器陣列。