[實用新型]一種CMOS器件保護電路和CMOS電路

有效

• 申請號: 201320509825.7
• 申請日: 2013-08-20
• 公開（公告）號: CN203423485U
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 吳金振;龐師鋒
• 申請（專利權）人: 北京經緯恒潤科技有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本實用新型涉及電路領域，特別是涉及一種CMOS器件保護電路和CMOS電路。

背景技術

CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體）是用于電壓控制的一種放大器件，是組成CMOS數字集成電路的基本單元。隨著CMOS集成電路的發展，CMOS工藝目前已進入深亞微米甚至納米工藝時代，CMOS器件的尺寸在不斷縮小，以便給設計帶來便利。

隨著CMOS器件尺寸的不斷縮小，CMOS器件內部氧化層的厚度也越來越薄，其耐壓能力相應越來越低，因此，通常在CMOS器件的芯片管腳內部設置有ESD（Electro-Static?discharge，靜電釋放）保護電路，以保護所述CMOS器件的輸入輸出電路避免被靜電放電的瞬態高壓損壞。其中，ESD干擾的特點是高電壓低能量，干擾脈沖持續時間極短，一般在微秒級甚至納秒級。

但是，發明人在本申請的研究過程中發現，在實際應用時，CMOS器件有時還會面對中等電壓較大能量的干擾，例如，線間串擾或電流浪涌等的產生，會對CMOS器件產生較大能量的干擾，極易對CMOS集成電路中的CMOS器件造成損壞。因此，如何保護CMOS器件，使其免于受到該干擾的影響，成為目前亟需解決的問題。

實用新型內容

有鑒于此，本實用新型的目的在于提供一種CMOS器件保護電路和CMOS電路，以保護CMOS器件，使所述CMOS器件免于受到大能量的干擾，具體實施方案如下：

一種CMOS器件保護電路，所述CMOS器件保護電路設置在干擾源電路和CMOS器件輸入電路之間；其中，

所述CMOS器件保護電路包括：能量轉化電路，或能量泄放電路，或能量吸收電路。

優選的，所述能量轉化電路包括：電阻、或磁珠或串聯的電阻和磁珠，所述能量轉化電路的一端與所述干擾源電路相連接，另一端與所述CMOS器件輸入電路相連接。

優選的，所述能量泄放電路包括：穩壓管或瞬態電壓抑制TVS管，所述能量泄放電路的負極端與所述干擾源電路和CMOS器件輸入電路的連接線相連接，所述能量泄放電路的正極端接地。

優選的，所述能量吸收電路包括：電容，所述電容的一端與所述干擾源電路和CMOS器件輸入電路的連接線相連接，另一端接地。

優選的，

所述能量吸收電路中的電容為nF量級的電容。

相應的，本實用新型還公開了一種CMOS電路，包括：

如上所述的CMOS器件保護電路。

本申請中，提供了一種CMOS器件保護電路，該CMOS器件保護電路設置在干擾源電路和CMOS器件輸入電路之間，在所述干擾源電路產生大能量的干擾電壓時，所述CMOS器件保護電路可對所述CMOS器件輸入電路進行保護，從而避免所述CMOS器件輸入電路中的CMOS器件受到所述大能量的干擾電壓的干擾。

附圖說明

為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本實用新型實施例公開的一種CMOS器件保護電路的連接關系示意圖；

圖2為本實用新型實施例公開的一種CMOS器件保護電路的電路原理圖；

圖3為本實用新型實施例公開的又一種CMOS器件保護電路的電路原理圖；

圖4為本實用新型實施例公開的又一種CMOS器件保護電路的電路原理圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

為了保護CMOS器件免于受到大能量的干擾，保護CMOS電路的正常工作，本申請公開了一種CMOS器件保護電路。