[實用新型]單總線接收邏輯結構

有效

• 申請號: 201320487576.6
• 申請日: 2013-08-09
• 公開（公告）號: CN203376748U
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 鮑長君
• 申請（專利權）人: 上海龍誠自動化系統有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 上海精晟知識產權代理有限公司 31253
• 代理人: 馮子玲

技術領域

本實用新型涉及電子領域，具體涉及單總線接收邏輯結構。

技術背景

傳統的基于MCU軟件編程采樣的方法來接收單總線信號，需要消耗CPU資源，接收碼率的速度受限于CPU的運行時鐘周期，執行效果完全取決于CPU性能。而簡單的數字邏輯電路并沒有現成的成熟的通用邏輯芯片或者電路能解決自動接收高速數據碼串數據的能力。

實用新型內容

針對現有技術的不足，本實用新型要解決的技術方案是提供一種，可以由硬件可編程器件實現的，硬件消耗資源少，時延小，處理速度快、實時性強、硬件執行不會發生軟件死機、接收比特率不受MCU機器周期影響，可以實現對高速碼率接收的單總線接收邏輯結構。

為解決上述技術問題，本實用新型采用的技術方案是單總線接收邏輯結構，包括邊緣觸發模塊、時鐘發生模塊和復位模塊，所述邊緣觸發模塊分別與復位模塊、時鐘發生模塊相連接，所述復位模塊與時鐘發生模塊相連接，所述邊緣觸發模塊連接單總線信號輸入端，用于識別數碼串起始邊緣并使能時鐘發生模塊開始時鐘計時；所述復位模塊用于為上電開始時提供復位信號并控制其余信號的使能其接收端接收幀復位信號；所述時鐘發生模塊與系統時鐘相連接，用于時鐘計時，并按照預先設定的脈寬和幀位數，輸出預先設定好的片選時鐘信號、位時鐘信號和幀復位信號。

作為優選方案，所述單總線接收邏輯結構包括串并轉換模塊，所述串并轉換模塊與時鐘發生模塊相連接，用于將時鐘發生模塊輸出的SPI信號轉換成并口信號輸出。

作為優選方案，所述邊緣觸發模塊是具有復位功能的邊緣觸發器、RS觸發器、高速采樣表決器。

作為優選方案，所述邊緣觸發模塊是具有復位功能的可編程邏輯芯片。

作為優選方案，所述時鐘發生模塊是具有使能和清零功能的計數器。

作為優選方案，所述時鐘發生模塊是具有使能和清零功能的可編程邏輯芯片。

本實用新型具有自動接收高速數據碼串單總線數據的能力，另外配合內部的時鐘發生器本實用新型還能以非常低的延遲將高速碼串（比如：單總線）數據格式轉向標準的SPI格式輸出，實現向SPI接口器件通信的無縫連接。和傳統的方法比較具有的積極效果是：消耗資源少，處理速度快，實時性強，硬件執行不會發生軟件死機，接收比特率不受MCU機器周期影響，可以實現對高速碼率的接收。

附圖說明

圖1是本實用新型單總線接收邏輯結構原理圖

圖2是本實用新型一種實施例圖

圖3是本實用新型單總線接收邏輯結構時序圖

圖4是本實用新型本實用新型單總線接收邏輯結構工作流程圖

具體實施方式

下面結合附圖和具體實施方式對本實用新型進一步詳細描述。

如圖1所示總線接收邏輯結構原理圖，包括邊緣觸發模塊、時鐘發生模塊和復位模塊，其中邊緣觸發模塊分別與時鐘發生模塊和復位模塊相連接，時鐘發生模塊與復位模塊相連接，時鐘發生模塊與系統時鐘相連接，所述邊緣觸發模塊連接到單總線信號輸入端，用于識別數據碼串起始邊緣并使能時鐘發生器開始時鐘計數，復位模塊在系統上電伊始給全局提供復位信號并控制輸出信號的使能其接收端接收幀復位信號,時鐘發生模塊在邊緣觸發模塊送來使能信號后開始計數，并按照預先設定的的脈寬和幀位數，輸出預先設定好的片選時鐘信號，位時鐘信號和幀復位信號。

作為優選方案，如圖1可以在時鐘發生模塊后面連接一串并轉換模塊，串并轉換模塊將時鐘發生模塊輸出的SPI信號轉換成并口信號后輸出。

圖2為一具有復位功能的RS觸發器、一復位模塊芯片和一具有使能和清零功能的計數器電路連接圖。圖3是總線接收邏輯結構工作時序圖，圖中data_in為單總線輸入信號;rst_n為鐘發生模塊的復位與使能信號;clk_cs為輸出SPI信號的片選信號;clk_bit為輸出SPI信號的位時鐘信；data_out為SPI輸出的數據信號；clk_rst為幀復位信號。