[實用新型]單總線接收邏輯結構

有效

• 申請號: 201320487576.6
• 申請日: 2013-08-09
• 公開（公告）號: CN203376748U
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 鮑長君
• 申請（專利權）人: 上海龍誠自動化系統有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 上海精晟知識產權代理有限公司 31253
• 代理人: 馮子玲

1.單總線接收邏輯結構，其特征在于：包括邊緣觸發模塊、時鐘發生模塊和復位模塊，所述邊緣觸發模塊分別與復位模塊、時鐘發生模塊相連接，所述復位模塊與時鐘發生模塊相連接，所述邊緣觸發模塊連接單總線信號輸入端，用于識別數碼串起始邊緣并使能時鐘發生模塊開始時鐘計時；所述復位模塊用于為上電開始時提供復位信號并控制其余信號的使能其接收端接收幀復位信號；所述時鐘發生模塊與系統時鐘相連接，用于時鐘計時，并按照預先設定的脈寬和幀位數，輸出預先設定好的片選時鐘信號、位時鐘信號和幀復位信號。

2.根據權利要求1所述的單總線接收邏輯結構，其特征在于：包括串并轉換模塊，所述串并轉換模塊與時鐘發生模塊相連接，用于將時鐘發生模塊輸出的SPI信號轉換成并口信號輸出。

3.根據權利要求1所述的單總線接收邏輯結構，其特征在于：所述邊緣觸發模塊是具有復位功能的邊緣觸發器、RS觸發器、高速采樣表決器。

4.根據權利要求1所述的單總線接收邏輯結構，其特征在于：所述邊緣觸發模塊是具有復位功能的可編程邏輯芯片。

5.根據權利要求1所述的單總線接收邏輯結構，其特征在于：時鐘發生模塊是具有使能和清零功能的計數器。

6.根據權利要求1所述的單總線接收邏輯結構，其特征在于：時鐘發生模塊是具有使能和清零功能的可編程邏輯芯片。