[實用新型]絕緣柵半導體裝置結構

有效

• 申請號: 201320419561.6
• 申請日: 2013-07-16
• 公開（公告）號: CN203325907U
• 公開（公告）日: 2013-12-04
• 發明（設計）人: Z·豪森
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L29/36
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 陳華成

技術領域

本文件大體上涉及半導體裝置，并且更具體來說，涉及形成絕緣柵裝置的方法和結構。

背景技術

絕緣柵場效應晶體管(IGFET)，例如，金屬氧化物半導體場效應晶體管(MOSFET)已用于許多功率開關應用，例如，直流-直流變換器。在典型MOSFET中，柵極通過施加適當柵電壓而提供接通和斷開控制。例如，在n型增強型模式MOSFET中，在響應于施加超過固有的閾值電壓的正柵電壓而將導電的n型反型層（即，溝道區）形成在p型體區中時發生接通。反型層連接n型源極區與n型漏極區并且允許多數載流子在這些區域之間導電。

存在一類MOSFET裝置，其中柵極形成在從半導體材料（例如，硅）的主要表面向下延伸的溝槽中。這類裝置中的電流主要在通過裝置的垂直方向上，并且因此，裝置單元可以被包得更緊。在其他所有東西都一樣的情況下，被包得更緊的裝置單元可以增加載流能力并且減少裝置的導通電阻。

實現減少的比導通電阻（歐姆-面積）性能為MOSFET裝置設計者的一個目標。減少的比導通電阻可以確定MOSFET設計的產品成本和毛利潤或利益率。例如，低比導通電阻允許較小的MOSFET晶粒或芯片，這又引起半導體材料和封裝結構的較低成本。各種方法已被使用或評估以減少導通電阻。此類方法已包括添加凹陷場板或屏蔽電極，這已允許使用較高的漂移區摻雜濃度。然而，在使用此類凹陷場板設計方法的裝置中已發現幾個缺點。例如，此類缺點包括較高的柵極-漏極電容(Q_GD)，其影響開關速度、過度的激振、較低的擊穿電壓(BV_DSS)和較低的優值，例如，非箝位感應開關(UIS)。

因此，需要具有一種減少比導通電阻、改善開關特性、減少激振、至少保持BV_DSS性能和提高優值（例如，UIS）的方法和結構。

實用新型內容

本實用新型所要解決的技術問題之一是減小半導體裝置的比導通電阻。

根據本發明的一個方面，提供一種絕緣柵半導體設備結構，其包括：半導體材料的區域，其包括第一導電類型的半導體層并且具有主要表面；第二導電類型的體區，其形成在從所述主要表面延伸的所述半導體層中；以及溝槽結構，其形成在從鄰近所述體區的所述主要表面延伸的所述半導體層中，并且其中所述溝槽結構包括：絕緣柵極；以及具有第一部分和第二部分的屏蔽電極，其中所述第一部分比所述第二部分寬，并且其中所述第一部分在所述柵極與所述第二部分之間，并且其中第一介電層使所述第一部分至少部分地與所述半導體層分離，并且其中比所述第一介電層厚的第二介電層使所述第二部分與所述半導體層分離。

優選地，所述絕緣柵極包括通過第三介電層與所述半導體層分離的柵極，并且其中所述第三介電層比所述第一介電層薄。

優選地，所述半導體層具有接近所述第一部分的第一摻雜濃度和接近所述第二部分的第二摻雜濃度，并且其中所述第一摻雜濃度大于所述第二摻雜濃度。

優選地，所述結構進一步包括以與所述體區間隔的關系形成的源極區，并且其中所述絕緣柵極包括具有接近所述體區的寬闊部分和接近所述源極區的狹窄部分的柵極。

優選地，所述結構進一步包括形成在所述第一介電層與所述第一部分之間的介電襯墊。

優選地，所述介電襯墊包括氮化物，并且其中所述第一介電層包括氧化物。

優選地，所述絕緣柵極包括具有接近所述體區的寬闊部分和在所述寬闊部分與所述屏蔽電極之間的鰭部分的柵極。

優選地，所述體區和所述半導體層形成結，并且其中接近所述結形成所述第一部分。

本實用新型能夠用于半導體裝置。本實用新型的有利技術效果之一是半導體裝置的比導通電阻能夠減小。

附圖說明

圖1至圖10圖示根據本實用新型的第一實施方案的在制造的各種階段的半導體裝置的局部橫截面圖；

圖11至圖14圖示根據本實用新型的第二實施方案的在制造的各種階段的半導體裝置的局部橫截面圖；

圖15圖示根據本實用新型的另一實施方案的半導體裝置的一部分的局部橫截面圖；

圖16圖示根據本實用新型的另一實施方案的半導體裝置的一部分的局部橫截面圖；以及

圖17圖示根據本實用新型的額外實施方案的半導體裝置的一部分的局部橫截面圖。

具體實施方式