[實用新型]一種容量為64M×32bit的立體封裝DDR1存儲器

有效

• 申請號: 201320387583.9
• 申請日: 2013-06-30
• 公開（公告）號: CN203423176U
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 王烈洋;黃小虎;蔣曉華;顏軍
• 申請（專利權）人: 珠海歐比特控制工程股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/31;H01L23/495
• 代理公司: 廣東秉德律師事務所 44291
• 代理人: 楊煥軍

【技術領域】

本實用新型涉及存儲設備，尤其涉及一種容量為64M×32bit的立體封裝DDR1存儲器。

【背景技術】

目前，很多印刷電路板(PCB)上都需要裝有DDR1芯片(DDR1：雙速率動態隨機數據存儲器)，由于每一DDR1存儲芯片的容量有限，如果在某一應用是要使用很大的DDR1存儲空間，那么就要擴充印刷電路板的面積，然后在上面貼置多個DDR1芯片。

由于在一些特定場所，對某些使用印刷電路板的設備所占用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充DDR1印刷電路板(PCB)上的存儲空間。

【實用新型內容】

本實用新型要解決的技術問題是提供一種容量為64M×32bit的立體封裝DDR1存儲器，其能相對降低占用印刷電路板的平面空間。

上述技術問題通過以下技術方案實現：

一種容量為64M×32bit的立體封裝DDR1存儲器，包括兩個容量為64M×16bit的DDR1芯片，其特征在于，還包括從下至上進行堆疊的一個引線框架層和兩個芯片層，引線框架層上設有用于對外連接的引腳，兩個DDR1芯片分別一一對應地設置在兩個芯片層上；所述堆疊的一個引線框架層和兩個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和兩個芯片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。

兩個DDR1芯片的寫信號線、CK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合，兩個DDR1芯片的數據總線并置。

由兩個容量為64M×16bit的DDR1芯片之間連接成容量為64M×32bit的DDR1存儲器的技術屬于本技術領域人員通常掌握的技術，本實用新型的創造點是利用二個置放芯片層來置放DDR1芯片，然后通過堆疊、灌封、切割后在外表面設置鍍金連接線以將二個芯片層和一個引線框架層的電氣連接引腳進行相應連接成一個立體封裝DDR1存儲器，避免在一個芯片層上進行并置所有DDR1芯片，減少了占用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應用于航空、航天領域。

【附圖說明】

圖1為本實用新型的截面圖；

圖2為本實用新型的二個DDR1芯片連接示意圖。

【具體實施方式】

如圖1和圖2所示，本實施例提供的一種容量為64M×32bit的立體封裝DDR1存儲器，包括從下至上進行堆疊的一個引線框架層和兩個芯片層2、3：一設有用于對外連接的引腳11的引線框架層1，一貼裝有DDR1芯片21的放芯片層2，一貼裝有DDR1芯片31的放芯片層3；DDR1芯片21、31均采用容量為64M×16bit的TSOP-66(66個引腳)的封裝DDR1芯片；堆疊的一個引線框架層和二個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將引線框架層和芯片層上露出的電氣連接引腳進行相應連接以形成一個容量為64M×32bit、引腳封裝為SOP-86(86個引腳)封裝的立體封裝DDR1存儲器，引線框架層1的引腳11作為立體封裝DDR1存儲器的對外接入信號與對外輸出信號的物理連接物。

其中，兩個DDR1芯片的寫信號線、CK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合，兩個DDR1芯片的數據總線并置。

上述立體封裝DDR1存儲器的制備過程如下：

(1)將引腳11焊接在引線框架層1上；將DDR1芯片21、31分別對應地設置在芯片層2、3上；

(2)將引線框架層1、芯片層2、芯片層3從下至上進行堆疊；

(3)使用環氧樹脂對一個引線框架層和二個芯片層進行灌封，對灌封后的一個引線框架層和二個芯片層進行切割，以讓一個引線框架層和二個芯片層在各自的周邊上露出電氣連接引腳；

(4)對一個引線框架層和二個芯片層進行表面鍍金以形成鍍金層，此時，鍍金層與二個芯片層在各自的周邊上露出的電氣連接引腳連接，露出的電氣連接引腳之間都相互連接且同時也連接引腳；