[實用新型]一種容量為64M×32bit的立體封裝DDR1存儲器有效
| 申請號: | 201320387583.9 | 申請日: | 2013-06-30 |
| 公開(公告)號: | CN203423176U | 公開(公告)日: | 2014-02-05 |
| 發明(設計)人: | 王烈洋;黃小虎;蔣曉華;顏軍 | 申請(專利權)人: | 珠海歐比特控制工程股份有限公司 |
| 主分類號: | H01L25/065 | 分類號: | H01L25/065;H01L23/31;H01L23/495 |
| 代理公司: | 廣東秉德律師事務所 44291 | 代理人: | 楊煥軍 |
| 地址: | 519080 廣東省珠*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 容量 64 32 bit 立體 封裝 ddr1 存儲器 | ||
1.一種容量為64M×32bit的立體封裝DDR1存儲器,包括兩個容量為64M×16bit的DDR1芯片,其特征在于,還包括從下至上進行堆疊的一個引線框架層和兩個芯片層,引線框架層上設有用于對外連接的引腳,兩個DDR1芯片分別一一對應地設置在兩個芯片層上;所述堆疊的一個引線框架層和兩個芯片層經灌封、切割后在周邊上露出電氣連接引腳,并在外表面設有鍍金連接線;鍍金連接線將所述一個引線框架層和兩個芯片層上露出的電氣連接引腳進行對應連接,引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
2.根據權利要求1所述的一種容量為64M×32bit的立體封裝DDR1存儲器,其特征在于,兩個DDR1芯片的寫信號線、CK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合,兩個DDR1芯片的數據總線并置。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于珠海歐比特控制工程股份有限公司,未經珠海歐比特控制工程股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320387583.9/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





