[實用新型]單電子晶體管與MOS管構成的雙閾值邏輯單元

有效

• 申請號: 201320337352.7
• 申請日: 2013-06-13
• 公開（公告）號: CN203326982U
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 魏榕山;陳錦鋒;于志敏;何明華
• 申請（專利權）人: 福州大學
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

技術領域

本實用新型涉及微電子技術領域，特別是一種單電子晶體管與MOS管構成的雙閾值邏輯單元。

背景技術

作為神經元輸出轉移函數，閾值邏輯（Threshold?logic）在人工神經網絡的研究中占據重要的地位。神經元是神經網絡的基本單元，對于整個網絡的復雜程度、規模以及魯棒性起著決定性的作用。傳統的神經網絡通常需要雙隱層的單閾值神經元才能實現任意的二值邏輯函數。隨著神經網絡復雜性的提升，神經元的數目顯著增加，整個網絡的規模急劇增大。若能使用具有多個閾值的神經元，則可以大大降低神經網絡的規模和復雜程度。但是，由于多閾值邏輯是一種非線性函數，傳統的CMOS電路通常難以簡單實現。近年來，通過MOS管與新型納米器件的混合使用，有望實現多閾值的邏輯功能。

作為新一代納米電子器件的典型代表，單電子晶體管(Single?electron?transistor,?SET)具有極低的功耗和超小的器件尺寸，在功耗、工作速度等方面相對于傳統的微電子器件具有明顯的優勢，被認為是制造下一代低功耗、高密度超大規模集成電路理想的基本器件。SET具有獨特的庫侖阻塞和庫侖振蕩效應，與MOS器件具有較好的兼容性。SET/MOS混合結構同時具備SET和MOS管的優越性能，表現出極低的功耗、超小的器件尺寸、較強的驅動能力和較大的輸出擺幅，在多值、多閾值邏輯電路等傳統CMOS電路較難實現的領域具有較大的應用前景。

實用新型內容

有鑒于此，本實用新型的目的是提供一種單電子晶體管與MOS管構成的雙閾值邏輯單元。

本實用新型采用以下方案實現：一種單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：包括一SET/MOS混合電路、一第一反相器和一第二反相器，所述SET/MOS混合電路包括四個輸入端、一個控制端和一個輸出端，所述SET/MOS混合電路的輸出端連接所述第一反相器的輸入端，所述第一反相器的輸出端連接所述第二反相器的輸入端，所述第二反相器的輸出端作為所述雙閾值邏輯單元的輸出端。

在本實用新型一實施例中，所述的SET/MOS混合電路包括：

一PMOS管，其源極接電源端V_dd；

一NMOS管，其漏極與所述PMOS管的漏極連接；以及

一SET管，與所述NMOS管的源極連接。

在本實用新型一實施例中，所述反相器包括：

一PMOS管，其源極接電源端V_dd；以及

一NMOS管，其漏極作為所述反相器的輸出端并連接所述PMOS管的漏極；

且所述PMOS管的柵極作為所述反相器的輸入端并連接所述NMOS管的柵極，所述NMOS管的源極接地。

本實用新型可以實現雙閾值的邏輯功能，具有較高的可重構特性，僅需要偏置輸入端和控制端，而不需要改變電路的器件參數，即可實現任意的二變量函數（或、或非、與、與非、同或、異或）。該邏輯單元結構簡單，僅消耗3個PMOS管，3個NMOS管和1個SET，具有多閾值、可重構特性，集成度高，能夠有效地實現同一單元的不同邏輯功能。這些特點使得該雙閾值邏輯單元能夠應用于FPGA、人工神經網絡等低功耗、高集成度超大規模集成電路中。

為使本實用新型的目的、技術方案及優點更加清楚明白，以下將通過具體實施例和相關附圖，對本實用新型作進一步詳細說明。

附圖說明

圖1為本實用新型雙閾值邏輯單元的示意圖。

圖2為本實用新型雙閾值邏輯單元的原理圖。

圖3為本實用新型雙閾值邏輯單元的電路參數。

具體實施方式

本實用新型提出了一種基于單電子晶體管和MOS管混合結構的雙閾值邏輯單元的設計方法。作為新型納米器件，單電子晶體管可以不遵循傳統的基于布爾邏輯的設計方法，而采用閾值邏輯來進行電路的設計。閾值邏輯的邏輯過程比布爾邏輯復雜，能夠更有效地實現邏輯功能。同時，SET與MOS管混合結構具有獨特的庫侖阻塞和庫侖振蕩效應，該單元可以實現雙閾值的邏輯功能，具有可重構的特性，可以實現任意的二變量邏輯函數。

如圖1-2所示，本實用新型提供一種單電子晶體管與MOS管構成的雙閾值邏輯單元，包括一SET/MOS混合電路、一第一反相器和一第二反相器，所述SET/MOS混合電路包括四個輸入端、一個控制端和一個輸出端，所述SET/MOS混合電路的輸出端連接所述第一反相器的輸入端，所述第一反相器的輸出端連接所述第二反相器的輸入端，所述第二反相器的輸出端作為所述雙閾值邏輯單元的輸出端。優選的，所述的SET/MOS混合電路包括：