[實用新型]基于負微分電阻特性的SET/CMOS鎖存器

有效

• 申請號: 201320277821.0
• 申請日: 2013-05-21
• 公開（公告）號: CN203301452U
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 魏榕山;陳壽昌;于志敏;黃鳳英;何明華
• 申請（專利權）人: 福州大學
• 主分類號: H03K19/0948
• 分類號: H03K19/0948
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

技術領域

本實用新型涉及鎖存器領域，尤其是一種基于負微分電阻特性的SET/CMOS鎖存器。

背景技術

當MOS管的特征尺寸隨著摩爾定律的發展進入100nm以后，其可靠性及電學特性由于受到量子效應的影響面臨著諸多的挑戰。單電子晶體管（single-electron?transistor,?SET）作為新型的納米電子器件，有望成為MOS管進入納米領域后的有力替代者。SET由庫侖島、柵極電容及兩個隧穿結構成，主要通過柵極電壓控制電子隧穿而形成電流，具有超小的尺寸和極低的功耗。此外，單電子晶體管還具備獨特的庫侖振蕩特性及較高的電荷靈敏度等特性，能有效地降低電路的復雜程度。但是，由于SET具有較高傳輸延遲、較低輸出電平的缺點，僅由SET構成的傳統電路并不能獲得所需的性能，且無法與目前成熟的大規模集成電路相兼容。這主要是由于SET通過電子隧穿來實現電流傳遞，限制了SET漏源電流的大小，增大了電路的傳輸延遲；并且為了實現庫侖阻塞，SET的漏源電壓必須處于一個較低的固定值，限制了SET的輸出擺幅。一種有效的解決方案是利用MOS管的高增益、高輸出阻抗及大的電壓擺幅的特點與SET相結合，使電路同時具備兩者的優點。因此，本實用新型采用SET/CMOS混合的形式，構建了一個基于負微分電阻特性的數字電路鎖存器。

實用新型內容

有鑒于此，本實用新型的目的是提供一種基于負微分電阻特性的SET/CMOS鎖存器。

本實用新型采用以下方案實現：一種基于負微分電阻特性的SET/CMOS鎖存器，包括一雙柵單電子晶體管、一PMOS管和一NMOS管，其特征在于：所述PMOS管的源極連接電源電壓V_dd，所述PMOS管的柵極作為所述鎖存器的輸入端，所述PMOS管的漏極作為所述鎖存器的輸出端并連接所述NMOS管的漏極和所述雙柵單電子晶體管的一個柵極，所述NMOS管的柵極連接一基準電壓V_g，所述NMOS管的源極連接所述雙柵單電子晶體管的漏極，所述雙柵單電子晶體管的另一個柵極連接一控制電壓V_ctrl，所述雙柵單電子晶體管的源極接地。

在本實用新型一實施例中，所述雙柵單電子晶體管由兩個隧穿結通過庫侖島串聯而成，外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流。

本實用新型的鎖存器與傳統的CMOS鎖存器相比，具有功耗低、電路結構簡單、集成度高等優點；而與單電子鎖存器相比，本實用新型的鎖存器工作電壓較高，輸出電壓擺幅大，并且能夠實現較高的輸出電壓擺幅以及較低的傳輸延遲，可以在深亞微米的數字電路設計中得到很好的應用。

為使本實用新型的目的、技術方案及優點更加清楚明白，以下將通過具體實施例和相關附圖，對本實用新型作進一步詳細說明。

附圖說明

圖1是雙柵單電子晶體管SET的結構示意圖。

圖2是具有NDR特性的混合SET/CMOS電路NDR結構示意圖。

圖3是具有NDR特性的混合SET/CMOS電路NDR的直流特性曲線圖。

圖4是本實用新型鎖存器的結構示意圖。

圖5是本實用新型鎖存器的原理特性曲線圖。

圖6是本實用新型鎖存器的瞬態仿真結果示意圖。

圖7是本實用新型一較佳實施例中鎖存器的器件參數示意圖。

具體實施方式

單電子晶體管（SET）是指利用電子電荷的粒子性和庫侖阻塞效應控制單個或少數幾個電子轉移的器件，其中，雙柵單電子晶體管的結構如圖1所示。雙柵單電子晶體管由兩個隧穿結通過庫侖島串聯而成，外加的偏置電壓由柵極電容耦合到庫侖島上，以控制器件的隧穿電流；通過偏置電壓控制電子隧穿，使單電子晶體管具有獨特的庫侖阻塞振蕩特性，即隨著柵壓的增大，晶體管漏電流具有周期性變化。與CMOS不同的是，單電子晶體管在較高的漏源電壓V_ds下并不會進入飽和狀態.，隨著V_ds的增大，庫侖阻塞將會消失；因此，柵源電壓V_gs和漏源電壓V_ds能同時控制單電子晶體管的庫侖阻塞區。