[實用新型]一種超高速通用雷達(dá)信號處理板

有效

• 申請?zhí)枺?/td>: 201320267391.4
• 申請日: 2013-05-16
• 公開（公告）號: CN203480022U
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 馮武;張琳;趙非
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第二十七研究所
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 鄭州聯(lián)科專利事務(wù)所(普通合伙) 41104
• 代理人: 劉建芳

技術(shù)領(lǐng)域

本實用新型涉及雷達(dá)信號處理領(lǐng)域，尤其涉及一種超高速通用雷達(dá)信號處理板。

背景技術(shù)

目前,高速數(shù)字信號處理系統(tǒng)已廣泛應(yīng)用于雷達(dá)信號處理領(lǐng)域。高速數(shù)據(jù)處理能力、高速數(shù)據(jù)傳輸能力、良好的通用性、擴(kuò)展性已成為現(xiàn)代數(shù)字信號處理系統(tǒng)的發(fā)展趨勢。傳統(tǒng)的解決辦法一般采用多片單核DSP芯片（例如TMS320C6416芯片的處理速度為4000?MIPS）以及PCI、千兆以太網(wǎng)等總線。通過多片單核DSP芯片級聯(lián)進(jìn)行流水線操作提高處理速度，以及通過PCI、千兆以太網(wǎng)等總線進(jìn)行板內(nèi)及板間數(shù)據(jù)通訊。

但是，在采用多片DSP芯片方式時，增加功耗、電路板面積的同時，也增加了DSP之間復(fù)雜的通訊的接口，即同時增加了布線難度以及總體調(diào)試難度。而且PCI總線是并行總線，幾十條的信號線嚴(yán)重降低布線效率以及成功率；千兆以太網(wǎng)的有效傳輸速度只有70～80MB/s，已經(jīng)無法滿足越來越快的雷達(dá)數(shù)據(jù)傳輸速度。

實用新型內(nèi)容

本實用新型的目的是提供一種超高速通用雷達(dá)信號處理板，能夠提高雷達(dá)數(shù)據(jù)的處理速度以及傳輸速度，以解決高速雷達(dá)信號處理的主要瓶頸。

本實用新型采用下述技術(shù)方案：一種超高速通用雷達(dá)信號處理板，包括AD采樣模塊、FPGA模塊、DSP模塊、電源/時鐘模塊和交換機(jī)，所述的AD采樣模塊對輸入的雷達(dá)信號進(jìn)行高精度采樣后發(fā)送給FPGA模塊，所述的FPGA模塊對接收的采樣數(shù)據(jù)進(jìn)行處理，并控制每個模塊的電源上電順序，所述DSP模塊接收所述FPGA發(fā)出的數(shù)據(jù)信號進(jìn)行處理，所述DSP輸出的數(shù)據(jù)通過總線經(jīng)由交換機(jī)上傳至其他設(shè)備，電源/時鐘模塊為整個電路板提供所需的電源以及時鐘。

還包括有鏈接器模塊，所述的鏈接器模塊集成整板的電源接口、對外通訊接口和調(diào)試接口。

所述的DSP模塊包括有第一DSP模塊和第二DSP模塊，均采用高速多核DSP芯片。

所述的第一DSP模塊和第二DSP模塊均連接有加載FLASH芯片和DDR芯片。

所述的AD采樣模塊包括兩路AD采樣單元，分別對2路雷達(dá)信號進(jìn)行采樣。

所述的FPGA模塊與第一DSP模塊和第二DSP模塊均通過PCIe總線連接。

所述的FPGA模塊連接有加載FLASH芯片和DDR3芯片。

所述的交換機(jī)采用RapidIO交換機(jī)。

本實用新型所述的電路板之間可實現(xiàn)級聯(lián)設(shè)計，通過增加本電路板的數(shù)量可增加算法處理所需的資源，形成全網(wǎng)絡(luò)交換拓?fù)洌诤笃趹?yīng)用環(huán)境的擴(kuò)展，同時可根據(jù)實際應(yīng)用環(huán)境實現(xiàn)資源動態(tài)分配、冗余設(shè)計，電路板的處理速度和傳輸速度大大提高，能夠完成對雷達(dá)目標(biāo)回波的高速采樣以及后續(xù)一系列算法處理，對檢測判定后所有超過門限的目標(biāo)信號可進(jìn)行距離測量、角度測量和幅度測量，并按照規(guī)定的時序和通訊格式實時輸出距離、方位、俯仰（高度）、幅度、時間戳等目標(biāo)信息上傳給目標(biāo)處理計算機(jī)，以及根據(jù)上位機(jī)發(fā)送的命令進(jìn)行相應(yīng)的操作，例如模式選擇、目標(biāo)跟蹤等。

附圖說明

圖1為本實用新型的電路原理框圖；

圖2為本實用新型的AD采樣電路圖；

圖3為本實用新型的FPGA的功能圖；

圖4為本實用新型的DSP模塊的功能框圖；

圖5為本實用新型的交換機(jī)的組成框圖；

圖6為本實用新型的電源組成框圖；

圖7為本實用新型的時鐘產(chǎn)生框圖。

具體實施方式

如圖1所示，本實用新型所述的一種超高速通用雷達(dá)信號處理板，包括AD采樣模塊、FPGA模塊、DSP模塊、電源/時鐘模塊和RapidIO交換機(jī)、鏈接器模塊，所述的AD采樣模塊對輸入的雷達(dá)信號進(jìn)行高精度采樣后發(fā)送給FPGA模塊，所述的FPGA模塊對接收的采樣數(shù)據(jù)進(jìn)行處理，并控制每個模塊的電源上電順序，所述DSP模塊接收所述FPGA發(fā)出的數(shù)據(jù)信號進(jìn)行處理，所述DSP輸出的數(shù)據(jù)通過總線經(jīng)由交換機(jī)上傳至其他設(shè)備，電源/時鐘模塊為整個電路板提供所需的電源以及時鐘；所述的鏈接器模塊采用TYCO公司的HSR接口，集成了總電源接口（5V直流電源）、所有的通訊接口（例如RapidIO，）以及調(diào)試接口（例如UART、Ethernet等）。

所述的AD采樣模塊包括兩路AD采樣單元，分別對2路雷達(dá)信號進(jìn)行采樣；AD采樣模塊如圖2所示，主要由LTC2208芯片完成最高130MHz的高精度采樣，時鐘和數(shù)據(jù)線都是采用差分線，增強(qiáng)了器件的抗干擾性以及信號完整性。