[實用新型]一種超高速通用雷達信號處理板

有效

• 申請號: 201320267391.4
• 申請日: 2013-05-16
• 公開（公告）號: CN203480022U
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 馮武;張琳;趙非
• 申請（專利權）人: 中國電子科技集團公司第二十七研究所
• 主分類號: G01S7/02
• 分類號: G01S7/02
• 代理公司: 鄭州聯科專利事務所(普通合伙) 41104
• 代理人: 劉建芳

1.一種超高速通用雷達信號處理板，其特征在于：包括AD采樣模塊、FPGA模塊、DSP模塊、電源/時鐘模塊和交換機，所述的AD采樣模塊對輸入的雷達信號進行高精度采樣后發送給FPGA模塊，所述的FPGA模塊對接收的采樣數據進行處理，并控制每個模塊的電源上電順序，所述DSP模塊接收所述FPGA發出的數據信號進行處理，所述DSP輸出的數據通過總線經由交換機上傳至其他設備，電源/時鐘模塊為整個電路板提供所需的電源以及時鐘。

2.根據權利要求1所述的超高速通用雷達信號處理板，其特征在于：還包括有鏈接器模塊，所述的鏈接器模塊集成整板的電源接口、對外通訊接口和調試接口。

3.根據權利要求2所述的超高速通用雷達信號處理板，其特征在于：所述的DSP模塊包括有第一DSP模塊和第二DSP模塊，均采用高速多核DSP芯片。

4.根據權利要求3所述的超高速通用雷達信號處理板，其特征在于：所述的第一DSP模塊和第二DSP模塊均連接有加載FLASH芯片和DDR芯片。

5.根據權利要求1所述的超高速通用雷達信號處理板，其特征在于：所述的AD采樣模塊包括兩路AD采樣單元，分別對2路雷達信號進行采樣。

6.根據權利要求4所述的超高速通用雷達信號處理板，其特征在于：所述的FPGA模塊與第一DSP模塊和第二DSP模塊均通過PCIe總線連接。

7.根據權利要求1至6任一所述的超高速通用雷達信號處理板，其特征在于：所述的FPGA模塊連接有加載FLASH芯片和DDR3芯片。

8.根據權利要求7任一所述的超高速通用雷達信號處理板，其特征在于：所述的交換機采用RapidIO交換機。