[實用新型]一種兼容存儲多種不同速度數據的電子存儲器

有效

• 申請號: 201320229188.8
• 申請日: 2013-04-28
• 公開（公告）號: CN203242348U
• 公開（公告）日: 2013-10-16
• 發明（設計）人: 李寶;劉志軒;羅振貴;李箭;翟慧娟;張思前
• 申請（專利權）人: 北京航天長征飛行器研究所;中國運載火箭技術研究院
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 范曉毅

1.一種兼容存儲多種不同速度數據的電子存儲器，其特征在于：基于FPGA實現，FPGA包括數據選擇控制單元、接口控制單元和Flash存儲芯片控制單元，其中接口控制單元包括接口時鐘頻率控制模塊和接口芯片控制模塊，Flash存儲芯片控制單元包括輸入緩存、Flash存儲芯片、輸出緩存和Flash控制器，具體連接關系為：數據選擇控制單元連接接口時鐘頻率控制模塊，接口時鐘頻率控制模塊連接接口芯片控制模塊，接口芯片控制模塊連接輸入緩存，輸入緩存連接Flash存儲芯片，Flash存儲芯片連接輸出緩存，此外Flash控制器分別與輸入緩存、Flash存儲芯片和輸出緩存連接；

數據選擇控制單元：由外部硬件使能開關控制，選擇接收不同數據速度的導引頭數據，并將所述導引頭數據輸出給接口時鐘頻率控制模塊；

接口時鐘頻率控制模塊：接收數據選擇控制單元輸入的導引頭數據，并根據所述導引頭數據的速度選擇相應的時鐘頻率，并將所述時鐘頻率與導引頭數據輸出給接口芯片控制模塊；

接口芯片控制模塊：根據接收的時鐘頻率控制接口芯片接收數據的速度，使接口芯片接收數據的速度與接收的導引頭數據的速度相匹配，同時將接收的導引頭數據輸出給輸入緩存；

輸入緩存：將接口芯片控制模塊輸入的導引頭數據進行存儲，并選擇相應的時鐘頻率，使所述時鐘頻率與接口芯片接收的數據速度相匹配；

Flash控制器：將輸入緩存中的數據存儲至Flash存儲芯片中，當需要從Flash存儲芯片中讀取數據時，將Flash存儲芯片中的數據輸出至輸出緩存中，通過輸出緩存輸出至上位機；

輸出緩存：將Flash存儲芯片輸出的數據進行存儲。

2.根據權利要求1所述的一種兼容存儲多種不同速度數據的電子存儲器，其特征在于：所述FPGA的型號為EP1C12F256I7。

3.根據權利要求1所述的一種兼容存儲多種不同速度數據的電子存儲器，其特征在于：利用1個使能開關控制2路數據，實現2種不同數據速度的導引頭數據存儲，利用2個使能開關控制4路數據，實現4種不同數據速度的導引頭數據存儲，依次類推，利用n個使能開關控制2ⁿ路數據，實現2ⁿ種不同數據速度的導引頭數據存儲，其中n為正整數。