[實用新型]一種帶隙基準(zhǔn)電路

有效

• 申請?zhí)枺?/td>: 201320145136.2
• 申請日: 2013-03-27
• 公開（公告）號: CN203204485U
• 公開（公告）日: 2013-09-18
• 發(fā)明（設(shè)計）人: 劉輝;郭先清;付璟軍;馮衛(wèi)
• 申請（專利權(quán)）人: 比亞迪股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種帶隙基準(zhǔn)電路，包括：共柵極和共源極的第一開關(guān)管、第二開關(guān)管和第三開關(guān)管，其共同源極接電源；共發(fā)射極和共基極的第一晶體管和第二晶體管，其共同發(fā)射極和共同基極接地，所述第一晶體管的集電極經(jīng)第一電阻與第一開關(guān)管的漏極連接，所述第二晶體管的集電極與第二開關(guān)管的漏極連接，第二電阻的兩端分別與第二開關(guān)管和第三開關(guān)管的漏極連接，所述第三開關(guān)管的漏極輸出基準(zhǔn)電壓，其特征在于，還包括運算放大器，所述運算放大器的負(fù)相輸入端與第二開關(guān)管的漏極及第二晶體管的集電極連接，所述運算放大器的正相輸入端與第一開關(guān)管的漏極及第一晶體管的集電極連接，所述運算放大器的輸出端與第一開關(guān)管、第二開關(guān)管和第三開關(guān)管的柵極連接。

2.如權(quán)利要求1所述的帶隙基準(zhǔn)電路，其特征在于，還包括若干個與所述第一晶體管并聯(lián)的第三晶體管。

3.如權(quán)利要求1或2所述的帶隙基準(zhǔn)電路，其特征在于，所述第一開關(guān)管、第二開關(guān)管和第三開關(guān)管均為PMOS管。

4.如權(quán)利要求1或2所述的帶隙基準(zhǔn)電路，其特征在于，所述第一晶體管、第二晶體管和第三晶體管均為雙極型三極管。