[實用新型]一種帶隙基準電路

有效

• 申請號: 201320145136.2
• 申請日: 2013-03-27
• 公開（公告）號: CN203204485U
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 劉輝;郭先清;付璟軍;馮衛
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及電子電路領域，尤其涉及一種帶隙基準電路。

背景技術

帶隙基準電路用來實現輸出零溫度系數基準電壓，即輸出與溫度無關的恒定的電壓。現有一種帶隙基準電路如圖1所示，此電路是利用M1和M2兩個PMOS管形成電流鏡，流過相同電流，從而保持M1和M2的漏電壓相等。但是采樣這樣方案，因為MOS管的二階效應，比如溝道長度調制效應，M1和M2的漏電壓往往相差較大，性能會受到較大影響，帶隙基準電路輸出的零溫度系數基準電壓不準確，其溫度系數不為零或者不恒定。

實用新型內容

本實用新型為解決上述問題，提供一種帶隙基準電路，該電路輸出具有零溫度系數且電壓恒定的基準電壓。

本實用新型提供一種帶隙基準電路，包括：共柵極和共源極的第一開關管、第二開關管和第三開關管，其共同源極接電源；共發射極和共基極的第一晶體管和第二晶體管，其共同發射極和共同基極接地，所述第一晶體管的集電極經第一電阻與第一開關管的漏極連接，所述第二晶體管的集電極與第二開關管的漏極連接，第二電阻的兩端分別與第二開關管和第三開關管的漏極連接，所述第三開關管的漏極輸出基準電壓，以及運算放大器，所述運算放大器的負相輸入端與第二開關管的漏極及第二晶體管的集電極連接，所述運算放大器的正相輸入端與第一開關管的漏極及第一晶體管的集電極連接，所述運算放大器的輸出端與第一開關管、第二開關管和第三開關管的柵極連接。

優選地，所述帶隙基準電路還包括若干個與所述第一晶體管并聯的第三晶體管。

優選地，所述第一開關管、第二開關管和第三開關管均為PMOS管。

優選地，所述第一晶體管、第二晶體管和第三晶體管均為雙極型三極管。

本實用新型提供一種帶隙基準電路，相對于現有的帶隙基準電路增加了一運算放大器，其與第一開關管和第一電阻形成負反饋環路，使第一開關管的漏電壓和第二開關管的漏電壓保持一致，提高了帶隙基準電路輸出的基準電壓的準確度。

附圖說明

圖1是現有技術的帶隙基準電路圖；

圖2是本實用新型的帶隙基準電路圖。

具體實施方式

為了使本實用新型所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

圖1現有技術的帶隙基準電路圖，其中M1、M2為PMOS管，M1、M2形成電流鏡，理論上其各自所在的支路電流相等，即M1的漏極端電壓和M2的漏極端電壓也近似相等。此時，電阻R₁上的電壓差可以近似的表示為V_BE2-V_BE1，V_BE1是指雙極型三極管Q1的基極和發射極之間的電壓,V_BE2是指雙極型三極管Q2的基極和發射極之間的電壓。Q2的個數是1，Q1的個數是M，且M個Q1并聯；PMOS管M3也與M1形成電流鏡，放大倍數為N，電流通過電阻R₂流入Q2。這樣R₁上的電流為其推導過程如下:

電阻R₁上電流為

VBEI=VTln(IM×IS),]]>

I是流入雙極型三極管射極端的電流。I_S是指雙極型三極管的飽和電流；V_T是熱常數，(V_T=KT/q，K是指玻爾茲曼常數，T是指溫度，q是電子電荷)。

把V_BE1和V_BE2表達式代入上述電阻R₁的電流表達式中,得到電阻R₁上的電流為