[實用新型]半導體器件有效
| 申請號: | 201320118047.9 | 申請日: | 2013-03-15 |
| 公開(公告)號: | CN203398106U | 公開(公告)日: | 2014-01-15 |
| 發明(設計)人: | K.霍賽尼;U.瓦爾 | 申請(專利權)人: | 英飛凌科技奧地利有限公司 |
| 主分類號: | H01L23/495 | 分類號: | H01L23/495;H01L23/36 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 曲寶壯;李浩 |
| 地址: | 奧地利*** | 國省代碼: | 奧地利;AT |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 | ||
技術領域
本實用新型涉及一種半導體器件,特別地,涉及一種半導體器件的封裝。?
背景技術
在功率半導體領域的主要動力是通過改進半導體芯片技術和互連技術來提高產品性能,使其具有低電阻率和高熱耗散。高壓器件的電氣性能能夠有效地通過利用超結技術來改進,相對于通用功率器件例如二極管、IGBT、雙極晶體管、MOSFET等,所述超結技術使得能實現具有非常低的比導通電阻率的半導體芯片。該技術通常被用于具有高開關頻率的高壓產品應用。?
超結技術的未來一代目標是通過更高的有源單元密度以及更高的電流密度使芯片尺寸縮小。但電流密度的不斷增加伴有器件的熱增長。該效應是大多數問題中的一個,其影響產品質量并且導致不穩定或者導致半導體超結器件的故障。為了改進電氣性能并且減小超結器件中的熱增長,半導體芯片的總電阻率的降低是必要的。總的芯片電阻率的一個部分來自硅襯底。硅襯底部分的減少能夠將導電率提高10%以上。用以實現該改進的方法是超結襯底的減薄。標準芯片襯底具有約220μm-250μm厚度。將厚度降低至小于100?μm?(<?100μm)能夠很好地提高超結器件的導電率。但效果是有限的,并且對于超結器件的熱耗散需求來說是不夠的。?
通常超結器件經引線結合或金屬結構(例如夾片)而被安裝在封裝中。在第一變體(引線結合)中,熱僅分布在連接到熱沉的芯片背面連接處。雖然超結器件和所有互連技術被封裝在封裝體中,但僅小部分的熱能夠通過引線結合從芯片頂面耗散到外引線。采用將芯片頂面連接到外引線的金屬結構(夾片),芯片頂面的熱耗散是更好的,但所述夾片被封裝在頂面并且熱和電絕緣。不能夠實現強勁的熱耗散。?
實用新型內容
本實用新型的目的是解決上述問題中的一個或多個。?
根據本實用新型的一方面半導體器件,包括:?
載體,其包括芯片島和引線;
半導體芯片,其包括半導體芯片第一表面上的第一電極和半導體芯片的與第一表面相對的第二表面上的第二電極,第二電極電連接到芯片島;以及
夾片,其包括第一接觸區域和第二接觸區域,所述第一接觸區域被放置在所述引線上,所述第二接觸區域被放置在所述半導體芯片的所述第一電極上,其中,所述載體的表面的一部分和所述夾片的表面的一部分未被封裝材料覆蓋,
其中,所述載體和/或所述夾片的厚度至少是所述半導體芯片的厚度的兩倍。
優選地,所述載體的表面的所述部分是第一冷卻區,而所述夾片的表面的所述部分是第二冷卻區。?
優選地,所述載體的表面的所述部分被電耦合到PCB。?
優選地,所述夾片的表面的所述部分被附著到熱沉。?
優選地,其中,所述載體和所述夾片的厚度都至少是所述半導體芯片的厚度的兩倍。?
優選地,所述夾片的表面的所述部分的面積大于所述夾片與所述半導體芯片之間的所述接觸區域的面積。?
優選地,所述載體的表面的所述部分是所述芯片島的底部表面。?
優選地,所述半導體芯片還包括布置在所述半導體芯片的所述第一表面上的第三電極。
優選地,所述半導體芯片還包括將所述第三電極連接到附加的夾片引線的附加的夾片。?
優選地,所述第一電極是源電極,而所述第三電極是柵電極。?
優選地,所述封裝材料完全覆蓋所述附加的夾片。?
優選地,所述半導體芯片包括超結晶體管。?
優選地,所述超結晶體管包括補償區,所述補償區包括p區和n區。?
優選地,所述超結晶體管還包括在所述補償區上的MOS晶體管單元。?
優選地,所述超結晶體管還包括襯底和在所述襯底與所述補償區之間的緩沖層。?
優選地,所述載體是金屬引線框。?
優選地,所述載體是印刷電路板(PCB)基板的部分。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英飛凌科技奧地利有限公司,未經英飛凌科技奧地利有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201320118047.9/2.html,轉載請聲明來源鉆瓜專利網。





