[實用新型]一種高速數據傳輸連接器

有效

• 申請號: 201320102546.9
• 申請日: 2013-03-07
• 公開（公告）號: CN203102274U
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 余國燦;雍軍;李海濱
• 申請（專利權）人: 成都市未來合力科技有限責任公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 王澤云

本實用新型涉及一種數據傳輸技術，尤其涉及到一種高速數據傳輸連接器。

FPGA大規模門陣列具有很高的數據處理速度，被大量的應用于高速數字信號處理技術中，FPGA依靠其高速的信號處理能力而倍受青睞。處理器作為當今電子技術領域的潮流，它具有極高的運算能力和控制特性，它作為微控制器中的佼佼者，被大量的運用于各種智能化設備中。如果將FPGA與處理器這兩種極具優勢的東西結合在一起將會發揮出更強的功效，但要把這兩樣進行結合首先要考慮到速度的問題，因為相對于FPGA說比處理器的速度要快很多，在智能化設備中數據傳輸的端口有很多不同的類型，如數據總線端口，地址總線端口，控制總線端口，這樣就需要外加設備分別對不同的數據線端口進行分別轉化，不但增加了中間數據轉換的環節，而且不能對設備的功能性進行擴展和升級，還增加了額外的維修成本。

本實用新型的目的就在于為了解決上述問題而提供一種擴展性強、實時傳輸交換的高速數據傳輸連接器。

本實用新型通過以下技術方案來實現上述目的：

本實用新型包括ARM處理器和FPGA大規模門陣列，所述FPGA大規模門陣列包括有雙口RAM轉換器和數據處理器，所述雙口RAM轉換器包括第一I/O轉換器、第二I/O轉換器、第一數據緩存器、第二數據緩存器、第一譯碼器、第二譯碼器、門陣列存儲器、邏輯控制器、控制總線端口、數據總線端口和地址總線端口，所述ARM處理器的控制總線輸出端和所述數據處理器的控制總線輸出端分別與所述邏輯控制器的輸入端連接，所述邏輯控制器的輸出端分別與所述第一I/O轉換器的輸入端和第二I/O轉換器的輸入端連接，所述ARM處理器的數據總線端口與所述第一I/O轉換器的數據端口連接，所述數據處理器的數據總線端口與所述第二I/O轉換器的數據端口連接，所述第一I/O轉換器的數據端口與所述第一數據緩存器的數據端口連接，所述第二I/O轉換器的數據端口與所述第二數據緩存器的數據端口連接，所述第一數據緩存器和所述第二數據緩存器分別與所述門陣列存儲器連接，所述ARM處理器的地址總線端口與所述第一譯碼器的輸入端連接，所述數據處理器的地址總線端口與所述第二譯碼器的輸入端連接，所述第一譯碼器的數據端口和所述第二譯碼器的數據端口分別與所述門陣列存儲器的數據端口連接。

具體地，所述第一數據緩存器和第二數據緩存器均為FIFO存儲器。

具體地，所述第一數據緩存器和第二數據緩存器均為FIFO存儲器。

本實用新型的有益效果在于：

本實用新型實現了數據的暫存與實時交換，在同一接口上實現不同類型數據的交換，擺脫傳統構架形式在功能升級或功能擴展時的硬件限制，具有很強的功能擴展性，安全可靠，減少維護成本。

圖1是本實用新型的結構示意圖。

下面結合附圖對本實用新型作進一步說明：

如圖1所示，本實用新型包括ARM處理器和FPGA大規模門陣列，所述FPGA大規模門陣列包括有雙口RAM轉換器和數據處理器，所述雙口RAM轉換器包括第一I/O轉換器、第二I/O轉換器、第一數據緩存器、第二數據緩存器、第一譯碼器、第二譯碼器、門陣列存儲器、邏輯控制器、控制總線端口、數據總線端口和地址總線端口，所述ARM處理器的控制總線輸出端和所述數據處理器的控制總線輸出端分別與所述邏輯控制器的輸入端連接，所述邏輯控制器的輸出端分別與所述第一I/O轉換器的輸入端和第二I/O轉換器的輸入端連接，所述ARM處理器的數據總線端口與所述第一I/O轉換器的數據端口連接，所述數據處理器的數據總線端口與所述第二I/O轉換器的數據端口連接，所述第一I/O轉換器的數據端口與所述第一數據緩存器的數據端口連接，所述第二I/O轉換器的數據端口與所述第二數據緩存器的數據端口連接，所述第一數據緩存器和所述第二數據緩存器分別與所述門陣列存儲器連接，所述ARM處理器的地址總線端口與所述第一譯碼器的輸入端連接，所述數據處理器的地址總線端口與所述第二譯碼器的輸入端連接，所述第一譯碼器的數據端口和所述第二譯碼器的數據端口分別與所述門陣列存儲器的數據端口連接，所述第一數據緩存器和第二數據緩存器均為FIFO存儲器。

雙口RAM轉換器為ARM處理器與FPGA之間信息交換起到了橋梁作用，AMR處理器在整個設備中主要起到設備的功能控制、數據采集、數據組裝的作用，FPGA在整個設備中主要起數字信號的時間控制、信號的邏輯運算處理的作用，通過雙口RAM轉換器，AMR處理器與FPGA之間實現了信息的快速有效的交換，并保證了整個設備的控制部分與主要數字信號部分得到充分有效的結合，保證了設備在安全穩定工作的前提下發揮出其所應有的作用。