[實用新型]一種高速數據傳輸連接器有效
| 申請號： | 201320102546.9 | 申請日： | 2013-03-07 |
| 公開（公告）號： | CN203102274U | 公開（公告）日： | 2013-07-31 |
| 發明（設計）人： | 余國燦;雍軍;李海濱 | 申請（專利權）人： | 成都市未來合力科技有限責任公司 |
| 主分類號： | G06F13/40 | 分類號： | G06F13/40 |
| 代理公司： | 北京天奇智新知識產權代理有限公司 11340 | 代理人： | 王澤云 |
| 地址： | 610041 四*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 高速 數據傳輸 連接器 | ||
一種高速數據傳輸連接器，包括ARM處理器和FPGA大規模門陣列，其特征在于：所述FPGA大規模門陣列包括雙口RAM轉換器和數據處理器，所述雙口RAM轉換器包括第一I/O轉換器、第二I/O轉換器、第一數據緩存器、第二數據緩存器、第一譯碼器、第二譯碼器、門陣列存儲器、邏輯控制器、控制總線端口、數據總線端口和地址總線端口，所述ARM處理器的控制總線輸出端和所述數據處理器的控制總線輸出端分別與所述邏輯控制器的輸入端連接，所述邏輯控制器的輸出端分別與所述第一I/O轉換器的輸入端和第二I/O轉換器的輸入端連接，所述ARM處理器的數據總線端口與所述第一I/O轉換器的數據端口連接，所述數據處理器的數據總線端口與所述第二I/O轉換器的數據端口連接，所述第一I/O轉換器的數據端口與所述第一數據緩存器的數據端口連接，所述第二I/O轉換器的數據端口與所述第二數據緩存器的數據端口連接，所述第一數據緩存器和所述第二數據緩存器分別與所述門陣列存儲器連接，所述ARM處理器的地址總線端口與所述第一譯碼器的輸入端連接，所述數據處理器的地址總線端口與所述第二譯碼器的輸入端連接，所述第一譯碼器的數據端口和所述第二譯碼器的數據端口分別與所述門陣列存儲器的數據端口連接。
根據權利要求1所述的一種高速數據傳輸連接器，其特征在于：所述第一數據緩存器和第二數據緩存器均為FIFO存儲器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都市未來合力科技有限責任公司，未經成都市未來合力科技有限責任公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201320102546.9/1.html，轉載請聲明來源鉆瓜專利網。
