[實用新型]一種配置FPGA的高速從并電路

有效

• 申請號: 201320069994.3
• 申請日: 2013-02-06
• 公開（公告）號: CN203102253U
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 蘇錦秀;王鐵男
• 申請（專利權）人: 天津光電聚能專用通信設備有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 溫國林

本實用新型涉及通信領域，特別涉及一種配置FPGA的高速從并電路。?

現場可編程門陣列FPGA屬于可編程專用集成電路ASIC。FPGA是由大規模通用邏輯門組成的宏單元，各宏單元之間具有可控連線矩陣，通過編程控制這些連線矩陣兩兩之間的通斷和邏輯門的特性，進行任意的組合，實現不同的功能。隨著通信設備復雜化、多樣化，同一套硬件設備可能應用于不同的環境。?

目前大多數FPGA都是基于SRAM工藝制造，由于SRAM的易失性，FPGA在每次加電時，都必須重新將配置數據配置給FPGA。比較通用的配置方式是采用FPGA外置專用配置Flash，每次上電后，自動為FPGA加載程序。其配置控制可由單片機或CPLD來完成，并行方式數據加載方法是通過并行方法讀取通用Flash或E²PROM等存儲介質中的數據，實現FPGA的在線配置。?

在實現本實用新型的過程中，發現現有技術中至少存下以下缺點和不足：?

（1）使用Flash配置FPGA，程序固定不變，想改變FPGA邏輯以實現其他功能需要重新燒寫Flash程序，靈活性不夠，未能充分發揮FPGA與傳統可編程器件相比在并行處理、資源豐富、配置靈活、節約成本等的優勢。?

（2）傳統采用Flash或E²PROM作為程序存儲設備讀取速度慢，程序固化，擦除時間長，安全性差等不足。?

實用新型內容?

本實用新型提供了一種配置FPGA的高速從并電路，該電路提高了配置速度和配置的靈活性，詳見下文描述：?

一種配置FPGA的高速從并電路，包括：FPGA，還包括：單片機，?

所述單片機通過IO口與所述FPGA的配置接口連接；所述單片機通過所述IO口輸出配置后的時鐘信號及數據，通過時鐘輸出線向所述FPGA輸出所述時鐘信號，并采集所述FPGA返回的狀態信息；?

當所述時鐘信號滿足控制時序后，所述單片機將所述數據傳輸至所述?FPGA，所述FPGA傳輸配置完成信號至所述單片機。?

當所述時鐘信號滿足控制時序后，所述單片機將所述數據傳輸至所述?FPGA，所述FPGA傳輸配置完成信號至所述單片機。?

所述FPGA的配置接口具體為：所述FPGA內部的BANK的IO口。?

所述IO口的數據接口寬度具體為：8位、16位或32位。?

本實用新型提供的技術方案的有益效果是：單片機通過IO口與FPGA的配置接口連接；當滿足控制時序后，單片機將數據傳輸至FPGA，配置完成后，FPGA傳輸配置完成信號至單片機。該配置方式采用獨立的單片機進行程序并行配置和控制，利用單片機自身的功能優勢，最大程度的發揮FPGA邏輯可變的特點；使用單片機作為存儲和配置設備可在加電過程中動態的改變FPGA內部邏輯，提高程序配置靈活性，能夠滿足“一機多能”的應用需求。利用通用系統原有的單片機資源完成FPGA配置，精簡了系統的結構。?

圖1為高速從并電路的連接框圖；?

圖2為配置數據位的電路圖；?

圖3為配置波形的示意圖。?

附圖中所列部件列表如下所示：?

1：單片機；2：FPGA。?

為使本實用新型的目的、技術方案和優點更加清楚，下面將結合附圖對本實用新型實施方式作進一步地詳細描述。?

現有技術中，實現FPGA的數據配置方法有很多，根據器件類型和應用場合，Xilinx公司為FPGA系列產品提供了多種數據配置方式，歸納起來主要有以下四種：①采用JTAG方式加載；②采用主串方式加載；③采用從串方式加載；④采用并行方式加載。JTAG方式數據加載方法電路結構簡單、工作可靠、無需外接PROM等存儲器件進行數據配置，但需要專用的數據配置電纜，因此該方法適用于數字系統的開發階段；主串、從串方式數據加載方法是通過串行方法讀取專用PROM存儲介質中數據，實現FPGA的在線配置，但串行配置器件存放配置數據的容量畢竟很有限，并且配置速度較慢；并行模式配置速度快，時序簡單，可選擇8位、16位或32位的數據寬度，數據配置速度最快，其配置時鐘由外部?提供，需要設計專用電路控制整個配置過程，常用的配置控制器可以是各類處理器、微控制器或可編程邏輯器件。?

為了提高配置速度和配置的靈活性，本實用新型實施例提供了一種配置FPGA的高速從并電路，參見圖1，該高速從并電路包括：單片機1和FPGA2，?