[實用新型]一種加解密數字邏輯電路有效
| 申請號： | 201320068942.4 | 申請日： | 2013-02-06 |
| 公開（公告）號： | CN203104479U | 公開（公告）日： | 2013-07-31 |
| 發明（設計）人： | 姜勇;蘇錦秀 | 申請（專利權）人： | 天津光電聚能專用通信設備有限公司 |
| 主分類號： | H04L9/06 | 分類號： | H04L9/06 |
| 代理公司： | 天津市北洋有限責任專利代理事務所 12201 | 代理人： | 溫國林 |
| 地址： | 300453 天*** | 國省代碼： | 天津;12 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 解密 數字 邏輯電路 | ||
【權利要求書】：
一種加解密數字邏輯電路，其特征在于，所述電路包括：至少2個第一設備和2個第二設備，
加密過程，所述第一設備通過128位數據總線連接多路復用器，MCU控制所述多路復用器，選通其中一路作為所述多路復用器的輸出，所述多路復用器的輸出端口與FPGA相連接，所述FPGA將第一明文數據轉換為第一密文數據，同時將所述第一密文數據轉換為128位的第一并行數據并傳輸至地址譯碼器；所述MCU通過控制所述地址譯碼器，將所述第一并行數據傳輸至所述第二設備；
解密過程，所述第二設備通過所述128位數據總線連接所述多路復用器，所述MCU控制所述多路復用器，選通其中一路作為所述多路復用器的輸出，所述多路復用器的輸出端口與所述FPGA相連接，所述FPGA將第二密文數據轉換為第二明文數據，同時將所述第二明文數據轉換為128位的第二并行數據并傳輸至所述地址譯碼器；所述MCU通過控制所述地址譯碼器，將所述第二并行數據傳輸至所述第一設備。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于天津光電聚能專用通信設備有限公司，未經天津光電聚能專用通信設備有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201320068942.4/1.html，轉載請聲明來源鉆瓜專利網。
