[實用新型]芯片結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201320000981.0
• 申請日: 2013-01-04
• 公開（公告）號: CN202996817U
• 公開（公告）日: 2013-06-12
• 發(fā)明（設計）人: 王之奇;喻瓊;王蔚
• 申請（專利權(quán)）人: 蘇州晶方半導體科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488
• 代理公司: 蘇州威世朋知識產(chǎn)權(quán)代理事務所(普通合伙) 32235
• 代理人: 楊林潔

技術(shù)領(lǐng)域

本實用新型屬于半導體制造技術(shù)領(lǐng)域，具體涉及一種芯片結(jié)構(gòu)。

背景技術(shù)

晶圓級芯片封裝（Wafer?Level?Chip?Size?Packaging，WLCSP）技術(shù)是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術(shù)，封裝后的芯片尺寸與裸片一致。

晶圓級芯片順應了市場對微電子產(chǎn)品日益輕、小、短、薄化和低價化要求。經(jīng)晶圓級芯片封裝技術(shù)封裝后的芯片尺寸達到了高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。隨著科技生活的發(fā)展，對單顆芯片的集成度要求日益增高，單顆芯片的外部焊墊數(shù)（即I/O數(shù)）也相應增多，導致單顆芯片尺寸相應增大，一整片晶圓上可供共同封裝的單顆芯片顆數(shù)相應減少，導致生產(chǎn)單顆芯片的效率降低，生產(chǎn)單顆芯片的成本增加。

在現(xiàn)有技術(shù)中，一般是通過縮小焊墊尺寸來保證在晶圓上的單顆芯片的顆數(shù)，然而，縮小了焊墊尺寸會導致焊墊與導電線路電性連接的面積變小（現(xiàn)有技術(shù)中焊墊與導電線路的電連接面為切割焊墊后形成的切割面），降低了芯片的穩(wěn)定性。

發(fā)明內(nèi)容

為解決上述技術(shù)問題，本實用新型的目的在于提供一種芯片結(jié)構(gòu)，該結(jié)構(gòu)可在提高生產(chǎn)芯片效率、降低生產(chǎn)芯片成本的情況下，進一步保證芯片的穩(wěn)定性。

為實現(xiàn)上述實用新型目的之一，本實用新型提供一種芯片結(jié)構(gòu)，包括功能區(qū)，與所述功能區(qū)電性連接的多個焊墊，所述多個焊墊位于所述功能區(qū)之外，其中，所述多個焊墊中的至少部分焊墊上設有內(nèi)壁為電連接面的內(nèi)孔，所述電連接面的面積大于所述焊墊任意側(cè)壁的面積。

作為本實用新型的進一步改進，所述多個焊墊僅設置于所述功能區(qū)的兩相對側(cè)。

作為本實用新型的進一步改進，所述焊墊的橫截面為正方形。

作為本實用新型的進一步改進，每個焊墊上均設有內(nèi)壁為電連接面的內(nèi)孔。

作為本實用新型的進一步改進，所述內(nèi)孔為貫穿所述焊墊的上表面和下表面的通孔。

與現(xiàn)有技術(shù)相比，本實用新型的芯片結(jié)構(gòu)通過在與功能區(qū)電性連接的焊墊上形成內(nèi)孔，使該內(nèi)孔的內(nèi)壁上形成可與導電線路電性連接的電連接面，從而在縮小焊墊尺寸，提高生產(chǎn)芯片效率、降低生產(chǎn)芯片成本的同時，保證了芯片與導電線路的電連接面面積，，保證芯片的穩(wěn)定性。

附圖說明

圖1是本實用新型芯片結(jié)構(gòu)一具體實施方式的結(jié)構(gòu)示意圖；

圖2是本實用新型芯片結(jié)構(gòu)的焊墊一實施方式的俯視圖；

圖3是圖2所示的焊墊沿A-A’方向的剖視圖；

圖4是本實用新型芯片結(jié)構(gòu)的焊墊另一實施方式的俯視圖；

圖5是圖4所示的焊墊沿B-B’方向的剖視圖；

圖6是多個芯片結(jié)構(gòu)在晶圓上的排布示意圖；

圖7是本實用新型芯片制造方法一具體實施方式的流程圖。

具體實施方式

以下將結(jié)合附圖所示的具體實施方式對本實用新型進行詳細描述。但這些實施方式并不限制本實用新型，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本實用新型的保護范圍內(nèi)。

如圖1所示，在本實施方式中，該芯片結(jié)構(gòu)10包括功能區(qū)12，以及與該功能區(qū)電性連接的多個焊墊13。所述多個焊墊13位于所述功能區(qū)之外的切割道中。所述焊墊包括上表面、下表面，以及連接所述上、下表面的側(cè)壁。優(yōu)選地，該焊墊的橫截面為正方形，由于正方形的長寬相同，便可更好的平衡該芯片的橫軸和縱軸上的尺寸。

如圖2至圖5所示，在本實用新型的一實施方式中，在多個焊墊中的至少部分焊墊13上設有內(nèi)孔131，該內(nèi)孔131的內(nèi)壁133為電連接面132。

該電連接面132可電性連接導線線路，以通過導電線路連接所述芯片的輸出端。所述電連接面的面積大于所述焊墊任意側(cè)壁的面積。

優(yōu)選地，在實施方式中，所述多個焊墊僅設置于所述功能區(qū)的兩相對側(cè)。每個焊墊上均設有該內(nèi)孔131，所述內(nèi)孔為貫穿所述焊墊的上表面和下表面的通孔。由于可控制該內(nèi)孔131的大小，形成合適的電連接面132面積。使得該芯片結(jié)構(gòu)可在縮小焊墊尺寸，降低芯片生產(chǎn)成本的同時保證芯片與導電線路的電連接面面積，保證芯片的穩(wěn)定性；并且，通過將焊墊只設置于功能區(qū)的相對兩側(cè)，可進一步的縮小芯片面積，增加一片晶圓上形成的芯片顆數(shù)。

如圖2、圖3所示，該內(nèi)孔131的橫截面為圓形。

如圖4、圖5所示，該內(nèi)孔131的橫截面為矩形。

上述芯片結(jié)構(gòu)中焊墊與焊墊之間的距離可相對現(xiàn)有技術(shù)保持不變，克服了縮小焊墊與焊墊間的距離造成的縮小了導電線路間的距離，加大了斷路的可能性，提高了封裝工藝的難度，增加了封裝成本的缺陷。