[發明專利]TDDB失效預警電路

有效

• 申請號: 201310754731.0
• 申請日: 2013-12-31
• 公開（公告）號: CN103698692A
• 公開（公告）日: 2014-04-02
• 發明（設計）人: 陳義強;潘少俊;恩云飛;黃云;陸裕東
• 申請（專利權）人: 工業和信息化部電子第五研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/14
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 王茹;曾旻輝

技術領域

本發明涉及集成電路可靠性技術領域，特別是涉及一種TDDB（Time?Dependent?Dielectric?Breakdown，與時間相關的柵介質擊穿）失效預警電路。

背景技術

集成電路的發展遵循“摩爾定律”，即集成度以每十八個月翻一番的速度急劇增加。當前一個芯片上集成的電路元件早已超過十億。未來集成電路的主要方向發展之一，是特征尺寸繼續等比例縮小，當前器件特征尺寸已達到22nm。但隨著集成電路特征尺寸不斷縮小，柵氧化層的厚度進一步變薄，而電源電壓卻不宜降低，在較高的電場強度下，使柵氧化層的性能成為一個突出的可靠性問題。柵氧抗電性能不好將引起集成電路的電參數不穩定，如閾值電壓漂移、跨導下降、漏電流增加等，進一步可引起柵氧化層的擊穿失效，這稱為與時間相關的柵介質擊穿(Time?Dependent?Dielectric?Breakdown,TDDB)失效。針對高可靠性需求，集成電路可靠性保障已從過去主要通過可靠性試驗和篩選來控制最終產品的可靠性，逐步轉向工藝過程控制、加強可靠性設計與功能設計的協同、故障預測與健康管理(Prognostics?and?Health?Management,PHM)技術設計?；赑HM技術的“視情維修”，可以避免傳統“定時維修”的維修過剩或“事后維修”造成的巨大損失，具有良好的應用前景。PHM技術有三種主要實現方法：(a)預兆單元方法；(b)失效先兆監控方法；(c)壽命損耗監測方法。其中，預兆單元方法根據電路模塊或元件的失效機理，在電路中增加易損單元，使其先于主單元失效而提供預警，達到保證主單元安全的目的。

傳統技術有基于預兆單元方法的、可對TDDB引起的失效進行報警的電路，該預警電路可以作為IP嵌入到宿主電路中，與宿主電路一起生產、制造、運輸、使用，可實現對宿主電路的實時健康監測及預警功能，進而避免傳統“定時維修”的維修過?；颉笆潞缶S修”造成的巨大損失。

但此種技術存在如下缺點：

(1)采用Diskon電荷泵，在CMOS工藝中較難以實現，不利于推廣應用；(2)只產生某種固定大小的應力電壓，不能實現用戶自定義功能，缺少使用靈活性；(3)使比較器輸入端晶體管的柵介質層也處在應力之下，可能會引起預警電路自身晶體管出現TDDB失效，難以保證預警電路自身可靠性，進而會導致虛警發生。

發明內容

基于此，本發明提供一種TDDB失效預警電路，具有靈活性、高可靠性，以及易于實現和推廣應用等優點，能夠在集成電路發生TDDB失效前準確地給出報警信號。

一種TDDB失效預警電路，包括：

應力電壓產生模塊100，其輸入端接入時鐘信號，用于產生應力電壓；

應力電壓選擇模塊200，與應力電壓產生模塊100的輸出端連接，用于選擇不同的應力加載到測試電容209，加速所述測試電容的TDDB失效；

輸出模塊300，與應力電壓產生模塊的輸出端連接，用于將輸入電壓轉化為標準的數字信號輸出；并且當所述測試電容發生失效擊穿時，所述輸出模塊輸出低電平，發出報警信號。

上述TDDB失效預警電路，應力電壓產生模塊接入時鐘信號，用戶可以選擇自己所需的應力，應力電壓選擇模塊能選擇不同的應力加載到測試電容，加速所述測試電容的TDDB失效，該電路實現了用戶自定義功能，增強了使用靈活性；本發明可減少任務中因集成電路發生TDDB故障引起的風險，保證充裕的無故障工作時間，并提高任務成功率能夠準確地產生應力電壓，且在CMOS工藝中易于實現和推廣應用。

附圖說明

圖1為本發明TDDB失效預警電路在一實施例中的電路結構圖。

圖2是圖1中應力電壓產生模塊的電路結構圖。

圖3是圖1中應力電壓選擇模塊的電路結構圖。

圖4是圖1中輸出模塊的電路結構圖。

圖5是圖1中TDDB失效預警電路仿真圖。

具體實施方式

下面結合實施例及附圖對本發明作進一步詳細說明，但本發明的實施方式不限于此。

如圖1所示，是本發明TDDB失效預警電路在一實施例中的結構示意圖，包括：

應力電壓產生模塊100，其輸入端接入時鐘信號，用于產生應力電壓；

應力電壓選擇模塊200，與應力電壓產生模塊100的輸出端連接，用于選擇不同的應力加載到測試電容209，加速所述測試電容的TDDB失效；