[發(fā)明專利]TDDB失效預警電路

有效

• 申請?zhí)枺?/td>: 201310754731.0
• 申請日: 2013-12-31
• 公開（公告）號: CN103698692A
• 公開（公告）日: 2014-04-02
• 發(fā)明（設計）人: 陳義強;潘少俊;恩云飛;黃云;陸裕東
• 申請（專利權(quán)）人: 工業(yè)和信息化部電子第五研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/14
• 代理公司: 廣州華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 王茹;曾旻輝

1.一種TDDB失效預警電路，其特征在于，包括：

應力電壓產(chǎn)生模塊（100），其輸入端接入時鐘信號，用于產(chǎn)生應力電壓；

應力電壓選擇模塊（200），與應力電壓產(chǎn)生模塊（100）的輸出端連接，用于選擇不同的應力加載到測試電容（209），加速所述測試電容的TDDB失效；

輸出模塊（300），與應力電壓選擇模塊的輸出端連接，用于將輸入電壓轉(zhuǎn)化為標準的數(shù)字信號輸出；并且當所述測試電容發(fā)生失效擊穿時，所述輸出模塊輸出低電平，發(fā)出報警信號。

2.根據(jù)權(quán)利要求1所述的TDDB失效預警電路，所述時鐘信號包括互不交疊的兩路時鐘信號。

3.根據(jù)權(quán)利要求2所述的TDDB失效預警電路，其特征在于，所述應力電壓產(chǎn)生模塊（100）包括單級電荷泵（110）、單級電荷泵（120）、單級電荷泵（130）、可變襯底開關(guān)（114）、可變襯底開關(guān)（124）和輸出電容（125）；

所述單級電荷泵（110）包括NMOS管（111）、可變襯底開關(guān)（112）以及電容（113）；

NMOS管（111）的柵極接時鐘信號CLK2，源極接地，漏極接時鐘信號CLK1；

電容（113）一端接時鐘信號CLK1，另一端接開關(guān)（112）的源極與開關(guān)（114）的源極；

可變襯底開關(guān)（112）的柵極接單級電荷泵（130）的輸出端，漏極接電源電壓VDD的輸出端，源極接電容（113）與可變襯底開關(guān)（114）的源極；

所述單級電荷泵（120）包括NMOS管（121）、可變襯底開關(guān)（122）以及電容（123）；

NMOS管（121）的柵極接時鐘信號CLK2，源極接地，漏極接開關(guān)（114）的漏極；

電容（123）一端接開關(guān)（114）的漏極，另一端接開關(guān)（122）的源極與開關(guān)（124）的源極；

可變襯底開關(guān)（122）的柵極接單級電荷泵（130）的輸出端，漏極接電源電壓VDD，源極接電容（123）與開關(guān)（124）的源極；

所述可變襯底開關(guān)（124）的柵極與漏極相連后接輸出電容（125），電容（125）的另一端接地；

所述單級電荷泵（130）包括可變襯底開關(guān)（131）和電容（132）；

可變襯底開關(guān)（131）的源極與漏極相連后接電源電壓VDD，其源極接電容（132），電容（132）的另一端接時鐘信號CLK2。

4.根據(jù)權(quán)利要求1所述的TDDB失效預警電路，其特征在于，所述的應力電壓選擇模塊（200）包括8個依次串聯(lián)連接的PMOS管二極管；8個PMOS管二極管連接構(gòu)成分壓電路，用于為測試電容選擇多種不同的應力。

5.根據(jù)權(quán)利要求4所述的TDDB失效預警電路，其特征在于，所述應力電壓選擇模塊（200）包括PMOS管（201）、PMOS管（202）、PMOS管（203）、PMOS管（204）、PMOS管（205）、PMOS管（206）、PMOS管（207）、PMOS管（208）、開關(guān)（210）、開關(guān)（220）、開關(guān)（230）、開關(guān)（240）、開關(guān)（250）和測試電容（209）；

PMOS管（201）源極連接所述應力電壓產(chǎn)生模塊（100）的輸出端，PMOS管（201）的柵極與漏極相連并連接PMOS管（202）的源極，PMOS管（202）的柵極與漏極相連并連接PMOS管（203）的源極，PMOS管（203）的柵極與漏極相連并連接PMOS管（204）的源極，PMOS管（204）的柵極與漏極相連并連接PMOS管（205）的源極，PMOS管（205）的柵極與漏極相連并連接PMOS管（206）的源極，PMOS管（206）的柵極與漏極相連并連接PMOS管（207）的源極，PMOS管（207）的柵極與漏極相連并連接PMOS管（208）的源極，PMOS管（208）的柵極與漏極相連并接地；

開關(guān)（210、220、230、240、250）分別接PMOS管（201、202、203、204、205）的源極，開關(guān)（210、220、230、240、250）的另一端接測試電容（209），測試電容（209）的另一端接地。

6.根據(jù)權(quán)利要求1所述的TDDB失效預警電路，其特征在于，所述輸出模塊（300）為鎖存器。