[發明專利]半導體器件及其制作方法

在審

• 申請號: 201310753947.5
• 申請日: 2013-12-31
• 公開（公告）號: CN104752220A
• 公開（公告）日: 2015-07-01
• 發明（設計）人: 楊勇勝;陳樂樂
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762;H01L21/265;H01L29/78
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

技術領域

本申請涉及半導體制造技術領域，具體而言，涉及一種半導體器件及其制作方法。

背景技術

隨著半導體工業的發展，半導體器件的特征橫向尺寸和深度逐漸減小，而器件尺寸的變化會導致器件性能發生變化，進而會影響到小尺寸器件的設計和使用。

在使用淺溝槽隔離（STI）工藝的平臺中，有源區通過淺溝槽隔離結構與場區隔離，且在有源區設置源極區和漏極區。在半導體器件的俯視圖的二維平面上，從源極區到漏極區間的電流方向為溝道的長度方向，和該長度方向垂直的方向為溝道的寬度方向，溝道在寬度方向的兩端與淺溝槽隔離結構相鄰接，使得溝道中的雜質離子容易向淺溝槽隔離結構中擴散。以NMOS管來說，溝道中的雜質類型為P型，在退火等熱處理過程中，雜質向溝道寬度方向兩端的淺溝槽隔離結構中擴散。在大尺寸器件中，由于溝道的寬度較大，這種雜質的擴散一般不會對器件的性能產生明顯影響，而隨著器件尺寸的減小，溝道的寬度也變小，擴散到淺溝槽隔離結構中的雜質使得NMOS管的閾值電壓出現滾降（vt?roll-off）。

目前，一般是通過改善STI工藝來解決上述問題，比如在淺溝槽的側壁上設置STI襯墊層，然后再向淺溝槽中填充介電物質，介電物質拋光后形成淺溝槽隔離結構，該襯墊層可在一定程度上防止P型雜質向淺溝槽隔離結構中擴散，但是這種工藝的改善效果并不理想。

發明內容

本申請旨在提供一種半導體器件的制作方法，以解決現有技術中由于溝道區變窄導致閾值電壓滾降的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種半導體器件的制作方法，上述制作方法包括：提供半導體襯底；在半導體襯底上制作淺溝槽隔離結構和柵極結構；在柵極結構兩側的半導體襯底上進行輕摻雜漏注入和口袋注入，口袋注入分兩次進行，其中一次口袋注入為輕原子量雜質注入，另一次口袋注入為重原子量雜質注入，重原子量雜質與輕原子量雜質的劑量比大于1：1；制作柵極結構的側墻；在側墻兩側的半導體襯底上進行源/漏極注入。

進一步地，上述重原子量雜質與輕原子量雜質的劑量比小于或等于5：1，優選2:1～3.5:1。

進一步地，上述半導體器件為NMOS晶體管，輕原子量雜質為硼，重原子雜質為銦或銻。

進一步地，上述輕原子量雜質注入的能量為5～10Kev，劑量為5E12～4E13個原子/cm³，注入方向與半導體襯底的夾角為15～35度；重原子量雜質注入的能量為30～60Kev，劑量為5E12～4E13個原子/cm³，注入方向與半導體襯底的夾角為15～35度。

進一步地，上述半導體器件為PMOS晶體管，輕原子量雜質為磷，重原子雜質為砷。

進一步地，上述輕原子量雜質注入的能量為15～35Kev，劑量為5E12～3E13個原子/cm³，注入方向與半導體襯底的夾角為15～35度；上述重原子量雜質注入的能量為30～60Kev，劑量為5E12～4E13個原子/cm³，注入方向與半導體襯底的夾角為15～35度。

進一步地，上述兩次口袋注入所注入的雜質的總原子數為1E13～8E13個原子/cm³。

進一步地，上述制作方法在完成口袋注入之后還包括對半導體襯底進行退火的處理過程。

進一步地，上述退火的溫度為850～1000℃，退火的時間為0.1～3S。

根據本申請的另一方面，提供了一種半導體器件，該半導體器件采用上述的制作方法制作而成。

應用本申請的技術方案，分兩次進行口袋注入，其中，注入的輕原子量雜質擴散較快，在半導體襯底與淺槽隔離結構形成的硅/二氧化硅界面劑量損失嚴重；注入的重原子量雜質在半導體襯底上的擴散較慢，擴散到在半導體襯底與淺溝槽隔離所形成的硅/二氧化硅界面的雜質較少，大部分重原子會保留在半導體襯底中，雜質總劑量損失較少，因此能夠有效地維持或提升窄溝道MOS管的閾值電壓，本申請的輕原子注入的劑量與重原子注入劑量在合理范圍內進行配合，不僅能夠使得具有窄溝道器件的VT維持穩定，而且通過兩者劑量比的變化可滿足不同閾值電壓的要求。

附圖說明

構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1示出了本申請一種優選實施方式中半導體器件的制作方法的流程示意圖；