[發(fā)明專利]基于SOI工藝的漏/源區(qū)介質(zhì)(PN結(jié))隔離前柵N-MOSFET射頻開關(guān)超低損耗器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201310751578.6
• 申請(qǐng)日: 2013-12-30
• 公開（公告）號(hào): CN103700703A
• 公開（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: 劉軍
• 申請(qǐng)（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/06
• 代理公司: 杭州賽科專利代理事務(wù)所 33230
• 代理人: 占國霞

1.基于SOI工藝的漏區(qū)介質(zhì)(PN結(jié))隔離前柵N-MOSFET射頻開關(guān)超低損耗器件,其特征在于，包括P型半導(dǎo)體襯底（1）、埋氧化層（2）、P型溝道區(qū)（12）、N型源區(qū)（3）、前柵MOSFET的N型漏區(qū)（11）、背柵MOSFET的N型漏區(qū)（13）、N型漏區(qū)隔離區(qū)（14）和深溝槽隔離區(qū)（4-1、4-2）；埋氧化層（2）覆蓋在P型半導(dǎo)體襯底（1）上，P型溝道區(qū)（12）設(shè)置在埋氧化層（2）上，深溝槽隔離區(qū)（4-1、4-2）設(shè)置在埋氧化層（2）上且環(huán)繞P型溝道區(qū)（12）、N型源區(qū)（3）、前柵MOSFET的N型漏區(qū)（11）、背柵MOSFET的N型漏區(qū)（13）和N型漏區(qū)隔離區(qū)（14）的四周；在緊靠P型溝道區(qū)（12）的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為前柵和背柵MOSFET共用的N型源區(qū)（3），結(jié)深較深；另一側(cè)設(shè)置上、下兩個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)分別作為前柵MOSFET的N型漏區(qū)（11）和背柵MOSFET的N型漏區(qū)（13），前柵MOSFET的N型漏區(qū)（11）和背柵MOSFET的N型漏區(qū)（13）的結(jié)深總和厚度小于P型溝道區(qū)（12）或者深溝槽隔離區(qū)（4-1、4-2）的厚度；在前柵MOSFET的N型漏區(qū)（11）和背柵MOSFET的N型漏區(qū)（13）之間設(shè)置一個(gè)介質(zhì)區(qū)或者P型區(qū)從而形成N型漏區(qū)隔離區(qū)（14），所述N型漏區(qū)隔離區(qū)（14）對(duì)前柵N型漏區(qū)（11）和背柵N型漏區(qū)（13）的隔離；一薄層橫向氧化層作為柵氧化層（9）設(shè)置在P型溝道區(qū)（12）上，覆蓋N型源區(qū)（3）頂部的局部、P型溝道區(qū)（12）的頂部全部、前柵MOSFET的N型漏區(qū)（11）頂部的局部；一多晶硅層作為MOS柵（8）設(shè)置在柵氧化層（9）之上；在深溝槽隔離區(qū)（4-1）頂部全部、N型源區(qū)（3）頂部一部分覆蓋第一場(chǎng)氧化層（5-1）；在N型源區(qū)（3）頂部一部分、柵氧化層（9）一側(cè)面、MOS柵（8）一側(cè)面、MOS柵（8）頂部一部分覆蓋第二場(chǎng)氧化層（5-2）；在MOS柵（8）頂部一部分、MOS柵（8）一側(cè)面、柵氧化層（9）一側(cè)面、前柵MOSFET的N型漏區(qū)（11）頂部一部分覆蓋第三場(chǎng)氧化層（5-3）；在前柵MOSFET的N型漏區(qū)（11）頂部一部分、深溝槽隔離區(qū)（4-2）頂部全部覆蓋第四場(chǎng)氧化層（5-4）；N型源區(qū)（3）頂部的其余部分覆蓋金屬層作為源電極（6），源電極（6）覆蓋部分第一場(chǎng)氧化層（5-1）的頂部、部分第二場(chǎng)氧化層（5-2）的頂部；MOS柵（8）頂部的其余部分覆蓋金屬層作為柵電極（7），柵電極（7）覆蓋部分第二場(chǎng)氧化層（5-2）的頂部、部分第三場(chǎng)氧化層（5-3）的頂部；前柵MOSFET的N型漏區(qū)（11）頂部的其余部分覆蓋金屬層作為漏電極（10），漏電極（10）覆蓋部分第三場(chǎng)氧化層（5-3）的頂部、部分第四場(chǎng)氧化層（5-4）的頂部。

2.基于SOI工藝的源區(qū)介質(zhì)(PN結(jié))隔離前柵N-MOSFET射頻開關(guān)超低損耗器件，其特征在于，包括P型半導(dǎo)體襯底（1）、埋氧化層（2）、P型溝道區(qū)（12）、N型漏區(qū)（11）、前柵MOSFET的N型源區(qū)（3-1）、背柵MOSFET的N型源區(qū)（13-1）、N型源區(qū)隔離區(qū)（14-1）和深溝槽隔離區(qū)（4-1、4-2）；埋氧化層（2）覆蓋在P型半導(dǎo)體襯底（1）上，P型溝道區(qū)（12）設(shè)置在埋氧化層（2）上，深溝槽隔離區(qū)（4-1、4-2）設(shè)置在埋氧化層（2）上且環(huán)繞P型溝道區(qū)（12）、N型漏區(qū)（11）、前柵MOSFET的N型源區(qū)（3-1）、背柵MOSFET的N型源區(qū)（13-1）和N型源區(qū)隔離區(qū)（14-1）的四周；在緊靠P型溝道區(qū)（12）的一側(cè)設(shè)置一個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)作為前柵和背柵MOSFET共用的N型漏區(qū)（11），結(jié)深較深；另一側(cè)設(shè)置上、下兩個(gè)較重?fù)诫sN型半導(dǎo)體區(qū)分別作為前柵MOSFET的N型源區(qū)（3-1）和背柵MOSFET的N型源區(qū)（13-1），前柵MOSFET的N型源區(qū)（3-1）和背柵MOSFET的N型源區(qū)（13-1）的結(jié)深總和厚度小于P型溝道區(qū)（12）或者深溝槽隔離區(qū)（4-1、4-2）的厚度；在前柵MOSFET的N型源區(qū)（3-1）和背柵MOSFET的N型源區(qū)（13-1）之間設(shè)置一個(gè)介質(zhì)區(qū)或者P型區(qū)從而形成N型源區(qū)隔離區(qū)（14-1），所述N型源區(qū)隔離區(qū)（14-1）形成對(duì)前柵MOSFET的N型源區(qū)（3-1）和背柵MOSFET的N型源區(qū)（13-1）的隔離；一薄層橫向氧化層作為柵氧化層（9）設(shè)置在P型溝道區(qū)（12）上，覆蓋N型漏區(qū)（11）頂部的局部、P型溝道區(qū)（12）的頂部全部、前柵MOSFET的N型源區(qū)（3-1）頂部的局部；一多晶硅層作為MOS柵（8）設(shè)置在柵氧化層（9）之上；在深溝槽隔離區(qū)（4-1）頂部全部、前柵MOSFET的N型源區(qū)（3-1）頂部一部分覆蓋第一場(chǎng)氧化層（5-1）；在前柵MOSFET的N型源區(qū)（3-1）頂部一部分、柵氧化層（9）一側(cè)面、MOS柵（8）一側(cè)面、MOS柵（8）頂部一部分覆蓋第二場(chǎng)氧化層（5-2）；在MOS柵（8）頂部一部分、MOS柵（8）一側(cè)面、柵氧化層（9）一側(cè)面、N型漏區(qū)（11）頂部一部分覆蓋第三場(chǎng)氧化層（5-3）；在N型漏區(qū)（11）頂部一部分、深溝槽隔離區(qū)（4-2）頂部全部覆蓋第四場(chǎng)氧化層（5-4）；前柵MOSFET的N型源區(qū)（3-1）頂部的其余部分覆蓋金屬層作為源電極（6），源電極（6）覆蓋部分第一場(chǎng)氧化層（5-1）的頂部、部分第二場(chǎng)氧化層（5-2）的頂部；MOS柵（8）頂部的其余部分覆蓋金屬層作為柵電極（7），柵電極（7）覆蓋部分第二場(chǎng)氧化層（5-2）的頂部、部分第三場(chǎng)氧化層（5-3）的頂部；N型漏區(qū)（11）頂部的其余部分覆蓋金屬層作為漏電極（10），漏電極（10）覆蓋部分第三場(chǎng)氧化層（5-3）的頂部、部分第四場(chǎng)氧化層（5-4）的頂部。