[發明專利]半導體器件及其制造方法

無效

• 申請號: 201310751573.3
• 申請日: 2013-12-31
• 公開（公告）號: CN103943681A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 宋在烈;李浚熙;李惠蘭;玄尚鎮;姜尚范
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/51;H01L29/10;H01L21/336
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;張帆

相關申請的交叉引用

本申請基于2013年1月22日在韓國知識產權局提交的韓國專利申請No.10-2013-0007048，并要求其優先權，其公開通過引用整體并入于此。

技術領域

本發明涉及半導體器件及其制造方法。

背景技術

隨著金屬氧化物半導體（MOS）晶體管的特征尺寸的減小，晶體管的柵極長度和溝道長度也在減小。然而，柵極長度和溝道長度的減小會給MOS晶體管操作帶來問題。而且，柵極和溝道之間的電容的增加以及MOS晶體管的操作特性的其他方面改善也得到了關注。

發明內容

根據本發明構思的一些實施例，提供了一種半導體器件，其包括：襯底上的絕緣膜，所述絕緣膜中包括溝槽；所述溝槽內的柵極絕緣膜；所述柵極絕緣膜上的界面陷阱密度（DIT）改進膜，所述DIT改進膜改進所述襯底的DIT；以及所述DIT改進膜上的第一導電類型功函數調整膜。

根據本發明構思的又一些實施例，提供了一種制造半導體器件的方法，所述方法包括步驟：在襯底上形成包括第一溝槽和第二溝槽的層間絕緣膜；在所述第一溝槽和第二溝槽內形成柵極絕緣膜；在所述柵極絕緣膜上形成DIT改進膜，所述DIT改進膜改進所述襯底的DIT；以及在所述DIT改進膜上形成第一導電類型功函數調整膜。

附圖說明

根據以下結合附圖的詳細描述，本發明的以上和其它目標、特征和優點將更加清晰，在附圖中：

圖1是根據本發明的第一實施例的半導體器件的截面圖；

圖2是示出根據P型晶體管中的DIT改進膜60的厚度的有效功函數（EWF）的圖；

圖3是示出受DIT改進膜影響的P型晶體管的DIT的變化的圖；

圖4是根據本發明的第二實施例的半導體器件的截面圖；

圖5是根據本發明的實施例的用于制造半導體器件的方法的流程圖；

圖6至圖12是說明圖5的流程圖的中間步驟的示圖；

圖13至圖17是說明根據本發明的第二實施例的用于制造半導體器件的方法的中間步驟的示圖；

圖18是說明本發明的第三實施例的半導體器件的示圖；

圖19是沿著圖18中的線A-A'截取得到的截面圖；

圖20是沿著圖18中的線B-B'截取得到的截面圖；

圖21和圖22是說明根據本發明的第四實施例的半導體器件的電路圖和布局圖；

圖23是說明根據本發明的第五實施例的半導體器件的示圖；

圖24是包括根據本發明的一些實施例的半導體器件的電子系統的框圖；以及

圖25和圖26是可以應用根據本發明的一些實施例的半導體器件的半導體系統的示例性示圖。

具體實施方式

現在將在下文中參照附圖更加全面地描述本發明，附圖中示出了本發明的優選實施例。然而，本發明可以通過不同的形式來具體實施，而不應解釋為限制于本文所闡述的實施例。相反，提供這些實施例是為了使本公開透徹且完整，并且向本領域技術人員全面地傳達本發明的范圍。在整個說明書中，相同的參考標記表示相同的組件。在附圖中，為了清晰起見，夸大了層和區域的厚度。

在描述本發明的上下文中（尤其在以下權利要求的上下文中），術語“一個”、“一種”和“所述”以及類似指代物的使用應解釋為同時涵蓋單數和復數的含義，除非在本文中另外表示或者與上下文明顯矛盾。除非另有說明，術語“包含”、“具有”、“包括”以及“含有”應解釋為開放式術語（即，意味著“包括，但不限于”）。

還應理解的是，當一個層被稱為在另一層或襯底“上”時，它可以是直接在另一層或襯底上，或者還可能有中間層存在。相反，當一個元件被稱為“直接”在另一元件“上”時，沒有中間元件存在。

為了便于描述，在本文中諸如“在…之下”、“下方”、“下部”、“上方”、“上部”等空間相對術語可以用于描述如圖所示的一個元件或特征與另一（一些）元件或特征之間的關系。將理解的是，這些空間相對術語旨在除了包含圖中所描繪的取向外，還包含器件在使用或操作過程中的不同取向。例如，若圖中的器件被翻轉，則被描述為在其它元件或特征“下方”或“之下”的元件將取向為在其它元件或特征的“上方”。因此，示例性術語“下方”可以同時包含上方和下方的方位。器件可以被另外取向（旋轉90度或在其它方位），并相應地解釋本文中使用的空間相對描述。