[發(fā)明專利]基于SOI工藝的漏/源區(qū)介質(zhì)(PN結(jié))隔離前柵P-MOSFET射頻開關(guān)超低損耗器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201310751571.4
• 申請(qǐng)日: 2013-12-30
• 公開（公告）號(hào): CN103700702A
• 公開（公告）日: 2014-04-02
• 發(fā)明（設(shè)計(jì)）人: 劉軍
• 申請(qǐng)（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L29/08
• 代理公司: 杭州賽科專利代理事務(wù)所 33230
• 代理人: 占國霞

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，涉及一種基于SOI絕緣層上半導(dǎo)體工藝的漏（源）區(qū)介質(zhì)（二極管）隔離前柵P-MOSFETP型金屬-氧化物-半導(dǎo)體晶體管射頻開關(guān)超低損耗器件。

背景技術(shù)

SOI?P-MOSFET器件由于采用介質(zhì)隔離，消除了閂鎖效應(yīng)，并且其獨(dú)特的絕緣埋層結(jié)構(gòu)，在很大程度上減少了器件的寄生效應(yīng)，大大提高了電路的性能，具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小等優(yōu)勢(shì)，被廣泛應(yīng)用于低壓低功耗、高速、抗輻照、耐高溫等領(lǐng)域。常規(guī)SOI?P-MOSET器件的結(jié)構(gòu)為絕緣襯底、埋層、頂層單晶硅層的三明治結(jié)構(gòu)，制作器件時(shí)在頂層單晶硅層形成器件的源，漏，溝道區(qū)等結(jié)構(gòu)。該SOI?P-MOSFET器件正常工作時(shí)，源漏導(dǎo)通形成的溝道只在N型溝道區(qū)的頂層正表面，且為橫向溝道，柵場(chǎng)板覆蓋于柵氧化層上，導(dǎo)致通態(tài)功耗高，器件工作效率低，作為射頻開關(guān)運(yùn)用時(shí)損耗大，不利于提高器件和系統(tǒng)的整體性能。

發(fā)明內(nèi)容

????針對(duì)上述技術(shù)缺陷，本發(fā)明提出一種基于SOI工藝的漏/源區(qū)介質(zhì)/PN結(jié)隔離前柵P-MOSFET射頻開關(guān)超低損耗器件

????為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案如下：

?基于SOI工藝的漏區(qū)介質(zhì)(PN結(jié))隔離前柵P-MOSFET射頻開關(guān)超低損耗器件,包括P型半導(dǎo)體襯底1、埋氧化層2、N型溝道區(qū)12、P型源區(qū)3、前柵MOSFET的P型漏區(qū)11、背柵MOSFET的P型漏區(qū)13、P型漏區(qū)隔離區(qū)14和深溝槽隔離區(qū)（4-1、4-2）；埋氧化層2覆蓋在P型半導(dǎo)體襯底1上，N型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)（4-1、4-2）設(shè)置在埋氧化層2上且環(huán)繞N型溝道區(qū)12、P型源區(qū)3、前柵MOSFET的P型漏區(qū)11、背柵MOSFET的P型漏區(qū)13和P型漏區(qū)隔離區(qū)14的四周；

在緊靠N型溝道區(qū)12的一側(cè)設(shè)置一個(gè)較重?fù)诫sP型半導(dǎo)體區(qū)作為前柵和背柵MOSFET共用的P型源區(qū)3，結(jié)深較深；另一側(cè)設(shè)置上、下兩個(gè)較重?fù)诫sP型半導(dǎo)體區(qū)分別作為前柵MOSFET的P型漏區(qū)11和背柵MOSFET的P型漏區(qū)13，前柵MOSFET的P型漏區(qū)11和背柵MOSFET的P型漏區(qū)13的結(jié)深總和厚度小于N型溝道區(qū)12或者深溝槽隔離區(qū)（4-1、4-2）的厚度；在前柵MOSFET的P型漏區(qū)11和背柵MOSFET的P型漏區(qū)13之間設(shè)置一個(gè)介質(zhì)區(qū)或者N型區(qū)從而形成P型漏區(qū)隔離區(qū)14，所述P型漏區(qū)隔離區(qū)14對(duì)前柵P型漏區(qū)11和背柵P型漏區(qū)13的隔離；一薄層橫向氧化層作為柵氧化層9設(shè)置在N型溝道區(qū)12上，覆蓋P型源區(qū)3頂部的局部、N型溝道區(qū)12的頂部全部、前柵MOSFET的P型漏區(qū)11頂部的局部；一多晶硅層作為MOS柵8設(shè)置在柵氧化層9之上；

在深溝槽隔離區(qū)4-1頂部全部、P型源區(qū)3頂部一部分覆蓋第一場(chǎng)氧化層5-1；在P型源區(qū)3頂部一部分、柵氧化層9一側(cè)面、MOS柵8一側(cè)面、MOS柵8頂部一部分覆蓋第二場(chǎng)氧化層5-2；在MOS柵8頂部一部分、MOS柵8一側(cè)面、柵氧化層9一側(cè)面、前柵MOSFET的P型漏區(qū)11頂部一部分覆蓋第三場(chǎng)氧化層5-3；在前柵MOSFET的P型漏區(qū)11頂部一部分、深溝槽隔離區(qū)4-2頂部全部覆蓋第四場(chǎng)氧化層5-4；P型源區(qū)3頂部的其余部分覆蓋金屬層作為源電極6，源電極6覆蓋部分第一場(chǎng)氧化層5-1的頂部、部分第二場(chǎng)氧化層5-2的頂部；MOS柵8頂部的其余部分覆蓋金屬層作為柵電極7，柵電極7覆蓋部分第二場(chǎng)氧化層5-2的頂部、部分第三場(chǎng)氧化層5-3的頂部；前柵MOSFET的P型漏區(qū)11頂部的其余部分覆蓋金屬層作為漏電極10，漏電極10覆蓋部分第三場(chǎng)氧化層5-3的頂部、部分第四場(chǎng)氧化層5-4的頂部。

基于SOI工藝的源區(qū)介質(zhì)(PN結(jié))隔離前柵P-MOSFET射頻開關(guān)超低損耗器件，包括P型半導(dǎo)體襯底1、埋氧化層2、N型溝道區(qū)12、P型漏區(qū)11、前柵MOSFET的P型源區(qū)3-1、背柵MOSFET的P型源區(qū)13-1、P型源區(qū)隔離區(qū)14-1和深溝槽隔離區(qū)（4-1、4-2）；埋氧化層2覆蓋在P型半導(dǎo)體襯底1上，N型溝道區(qū)12設(shè)置在埋氧化層2上，深溝槽隔離區(qū)（4-1、4-2）設(shè)置在埋氧化層2上且環(huán)繞N型溝道區(qū)12、P型漏區(qū)11、前柵MOSFET的P型源區(qū)3-1、背柵MOSFET的P型源區(qū)13-1和P型源區(qū)隔離區(qū)14-1的四周；